次世代スーパーコンピュータプロジェクトのホームページ 改訂版

次世代スーパーコンピュータプロジェクトのホームページがリニューアルしているので、全部読んでみた。

１：1ノードで 16GB のメモリを搭載している：予算の問題もあるが、ちょっと少ないという印象を受ける。一部のノードでも良いので、搭載メモリを多くしてもらいたい。今の SDPARA の仕様では 16GB のメモリでは、ノード数を増やしてもあまり大きな問題は解けない。

２：キャッシュメモリは確かに POWER7 よりも少ないが、キャッシュメモリはある程度の量があれば性能の方が大事なので、セクタキャッシュ機構にも期待したいところ（ディレクティブで指示できることを期待）。SDPARA の新機能では、スレッドの一つにコピールーチンとしての機能を兼任させて、特定の行列の要素を狙い撃ちでキャッシュに載せた後に複数スレッドからアクセスしようと考えているので、セクタキャッシュ機能の活用も想定している。このくらいは誰でも考えつくだろうが、SDPARA では、この計算のための前処理に大きな工夫がある。とにかく作ってからチューニングという方法で良いだろう。

３：スパコンの仕様については横川さんのスライドなどが参考になる。4倍長精度演算がサポート(IEEE754R及びdouble-double形式)になっている。もちろんハードウェアでサポートされるわけではないので低速だと推測されるが、これは SDP の大規模計算では必須機能になる。IEEE754R は binary128 だと推測されるが、MPI と関連するライブラリレベルでもサポートされるのだろうか？ ついでに全てのメジャーなライブラリを int = 64bit に対応してもらえないだろうか？

４：以下のようにレジスタ数が多いのだが、データ供給能力も以下の通りなので、レジスタを大量に使った計算ではキャッシュメモリに相当の負担がかかるのではないだろうか？
浮動小数点レジスタ(64ビット)：256本
グローバルレジスタ(64ビット)：188本

データ供給能力
レジスタ‐L1キャッシュ間：4B/FLOP
L1キャッシュ‐L2キャッシュ間：2B/FLOP
L2キャッシュ‐主記憶間：0.5B/FLOP