シリコン膜の改質

US2020008275(JP)
"[0003] As one of the processes of manufacturing a semiconductor device, for example, there is a reforming process, represented by an annealing process, of heating a substrate in a process chamber by using a heating device and changing a composition or a crystal structure in a thin film formed on the surface of the substrate or repairing crystal defects or the like in the formed thin film. In the recent semiconductor devices, a reforming process for a high-density substrate on which a pattern having a high aspect ratio is formed is required along with miniaturization and high integration. A heat treatment method using an electromagnetic wave has been studied as a reforming method for such a high-density substrate."

 半導体装置（半導体デバイス）の製造工程の一工程として、例えば、加熱装置を用いて処理室内の基板を加熱し、基板の表面に成膜された薄膜中の組成や結晶構造を変化させたり、成膜された薄膜内の結晶欠陥等を修復するアニール処理に代表される改質処理がある。近年の半導体デバイスにおいては、微細化、高集積化が著しくなっており、これに伴い、高いアスペクト比を有するパターンが形成された高密度の基板への改質処理が求められている。このような高密度基板への改質処理方法として電磁波を用いた熱処理方法が検討されている。

"[0049] Next, as one of the processes of manufacturing the semiconductor device by using the process furnace of the above-described substrate processing apparatus 100, for example, an example of a method of reforming (crystallizing) an amorphous silicon film as a silicon-containing film formed on a substrate will be described along a processing flow illustrated in FIG. 5. In the following description, the operations of the respective components constituting the substrate processing apparatus 100 are controlled by the controller 121. In addition, similar to the process furnace structure described above, even in the substrate processing process in the present embodiment, since the same recipe is used in the process furnace provided with a plurality of processing contents, that is, recipes, only the substrate processing process using one process furnace is described, and the description of the substrate processing process using the other process furnaces will be omitted."

次に、上述の基板処理装置１００の処理炉を用いて、半導体装置（デバイス）の製造工程の一工程として、例えば、基板上に形成されたシリコン含有膜としてのアモルファスシリコン膜の改質（結晶化）方法の一例について図５に示した処理フローに沿って説明する。以下の説明において、基板処理装置１００を構成する各部の動作はコントローラ１２１により制御される。また、上述した処理炉構造と同様に本実施形態における基板処理工程においても、処理内容、すなわちレシピについては複数設けられた処理炉において同一レシピを使用する為、一方の処理炉を使用した基板処理工程について説明するに留め、他方の処理炉を用いた基板処理工程の説明は省略する。

US10381241(JP)
As one of the processes of manufacturing a semiconductor device, there is an annealing process for heating a substrate in a process chamber using, for example, a heating device, to change the composition or crystal structure of a thin film formed on a surface of the substrate. In recent semiconductor devices, device structures such as 3DNAND have been designed in three dimensions. Thus, it is necessary to modify a film formed in a pattern shape with a high aspect ratio (hereinafter, referred to as an A/R).

However, it is difficult to uniformly modify a film formed in a pattern shape with a high aspect ratio, and in modification by lamp heating (flash lamp anneal: FLA) or modification by heating of a coil heater or the like (thermal anneal), it was difficult to process a film formed in corners of a pattern such as a deep groove only by modifying only the surface of the film.

半導体装置の製造工程の一工程として、例えば、加熱装置を用いて処理室内の基板を加熱し、基板の表面に成膜された薄膜中の組成や結晶構造を変化させるアニール処理がある。最近の半導体デバイスにおいては、３ＤＮＡＮＤなどデバイス構造の３次元化が進んでおり、アスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、以下、Ａ／Ｒと称する）が高いパターン形状に形成された膜の改質を行う必要が生じている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、アスペクト比が高いパターン形状に形成された膜を均一に改質することは難しく、ランプ加熱による改質（Ｆｌａｓｈ  Ｌａｍｐ  Ａｎｎｅａｌ：ＦＬＡ）やコイルヒータ等の加熱による改質（サーマルアニール）では、膜の表面のみの改質に留まり、深溝等のパターンの奥に形成された膜を処理することが困難であった。

EP1917289
"[0011] When processing conditions to form such thin and defect free membranes are found, it is often the case that changes to those conditions are detrimental to performance. As a result, much work on improved interfacial membranes has focused on ways to alter the membrane without changing the process used to initially form the membrane. One common means of affecting the character of a membrane is through the use of post treatments. Post treatments leading to improved permeability, improved rejection, and improved resistance to fouling have been disclosed previously."

このような薄い無欠陥膜を形成するプロセス条件を確立した場合、この条件を変更すると性能に悪影響を及ぼすことが多い。その結果、界面膜を改良する研究の多くは、最初に膜を形成するのに使用したプロセスを変更せずに膜を改質する方法に注目している。膜の性質を左右する手段としては後処理を利用するのが普通である。透過率、阻止率及び耐ファウリング性を向上させる後処理はこれまでに開示されている。

WO2013062831
"[0022] Generally, embodiments of the plasma etch methods described herein leverage damage mechanisms to etch low-k (and other dielectric) materials and leave a remainder of the etched film in good condition. Embodiments of the plasma etch methods described herein cyclically perform at least two separate plasma-based operations in-vaccuo (i.e., without breaking vacuum), and preferably in a same chamber for greatest throughput advantage."

概して、本明細書内に記載されるプラズマエッチング方法の実施形態は、低ｋ（及び他の誘電体）材料をエッチングし、エッチングされた膜の残りの部分を良好な状態で残すために損傷機構を利用する。本明細書内に記載されるプラズマエッチング方法の実施形態は、周期的に少なくとも２つの別個のプラズマベースの操作を真空中で（すなわち、真空を破ることなく）行い、好ましくは、最大スループットの利点のために同じチャンバ内で行う。

"During one of these operations, an anisotropic (directional) plasma modifies the bulk structure and/or composition of a portion of the dielectric film being etched to be more like silicon dioxide (Si02), or a silicon sub-oxide (SiOx). This film modification operation may be conceptualized as controllably and selectively damaging a portion of the dielectric film with the first plasma conditions. During a second of these operations, an isotropic (non-directional) condition removes the modified film portion (having the modified structure or composition) selectively over the underlying dielectric film having the bulk properties. These operations may be performed sequentially and repeatedly to achieve any desired cumulative amount of film removal (i.e., to achieve a desired etch depth). Through this separation of a bulk film etch into two distinct operations or operational modes, the design of the plasma conditions, as well as the design of the etch chamber to provide those conditions, has a significantly greater degree of freedom and/or larger process window."

これらの操作のうちの１つの間に、異方性（指向性）プラズマは、エッチングされる誘電体膜の一部のバルク構造及び／又は組成を改質し、これによって二酸化ケイ素（ＳｉＯ_２）又はシリコン亜酸化物（ＳｉＯ_ｘ）のようにする。この膜改質操作は、第１プラズマ条件で誘電体膜の一部に制御可能にかつ選択的に損傷を与えるものとして概念化することができる。これらの操作のうちの第２の操作の間に、等方性（無指向性）条件は、バルク特性を有する下地絶縁膜上に選択的に（改質された構造又は組成を有する）改質膜部分を除去する。これらの操作は、順次繰り返し実行し、これによって任意の所望の膜除去累積量を達成する（すなわち、所望のエッチング深さを達成する）ことができる。バルク膜のエッチングを２つの別個の操作又は動作モードに分離しているが、プラズマ条件の設計、並びにこれらの条件を提供するためのエッチングチャンバの設計は、大幅により大きな自由度及び／又はより大きなプロセスウィンドウを有する。