上位、下位～桁

WO2014151092
[0022] Throughout this description, elements appearing in figures are assigned three-digit reference designators,
【００１０】
  本説明全体を通じて、図に示す要素には３桁の参照番号を割り当てており、

where the most significant digit is the figure number where the element is introduced
上位１桁は要素を紹介する図の番号であり、

and the two least significant digits are specific to the element.
下位２桁は要素に固有のものである。

An element that is not described in conjunction with a figure may be presumed to have the same characteristics and function as a previously-described element having the same reference designator.
図に関連して説明しない要素については、既に説明した同じ参照番号の要素と同じ特徴及び機能を有すると推定することができる。

WO2014113286
[0027] It should be noted that in the embodiment of FIG. 1, a 32-bit address space and a 4K minimum page size are used for illustration purposes.
【００２２】
  [0027]図１の実施形態においては、３２ビットのアドレス空間および４Ｋの最小ページサイズが例示の目的のために使用されることが留意されるべきである。

Thus, only the twenty most significant bits (corresponding to five hexadecimal (hex) digits) are represented in the virtual address and physical address columns of the TLB 130.
したがって、（１６進数の（ｈｅｘ）５桁に対応する）２０個の最上位ビットのみが、ＴＬＢ１３０の仮想アドレス列および物理アドレス列において表される。

The twelve least significant bits (corresponding to three hex digits) of the addresses may not be used
アドレスの（ｈｅｘ３桁に対応する）１２個の最下位ビットは、使用されないかもしれない。

because the minimum page size is 4K, and therefore the twelve least significant bits may not be included in the TLB 130 (e.g., to save space).
なぜならば、最小ページサイズは４Ｋであり、そのため、１２個の最下位ビットは（例えば、空間を節約するために）ＴＬＢ１３０に含まれないことがあるためである。

Thus, a virtual address in the TLB 130 may represent a virtual page number rather than a specific address of a virtual page.
したがって、ＴＬＢ１３０における仮想アドレスは、仮想ページの特定のアドレスよりもむしろ、仮想ページ番号を表し得る。

In alternate embodiments, a different size address space and a different minimum page size may be used.
代替的な実施形態においては、異なるサイズのアドレス空間および異なる最小ページサイズが使用され得る。

[0056] If there are still unexamined entries in the TLB, the method 300 may return to 304.
【００５１】
  [0056]ＴＬＢ内に依然として未調査のエントリが存在する場合、方法３００は、３０４に戻り得る。

For example, in FIG. 1, the overlap checking logic may examine the remaining entries 132-134 of the TLB 130.
例えば、図１において、重複検査ロジックは、ＴＬＢ１３０の残りのエントリ１３２～１３４を調査し得る。

In the case of the second entry 132, the computed page size may be 1MB, which is the larger of the 1MB input page size and the 64K entry page size.
第２のエントリ１３２の場合において、算出ページサイズは、１ＭＢであり得、これは、１ＭＢの入力ページサイズおよび６４Ｋのエントリページサイズのうちの大きい方である。

In response, the masked comparison logic 124 may mask off the two least significant hexadecimal digits of the input virtual address 0x200XX and the entry virtual address 0x2000X.
応答して、マスクされた比較ロジック１２４は、入力仮想アドレス０ｘ２００ＸＸおよびエントリ仮想アドレス０ｘ２０００Ｘの１６進数の最下位２桁をマスクし得る。

Because the resulting values match (i.e., 0x200 = 0x200), the overlap checking logic 200 may detect an overlap (e.g., that the entry page represented by the second entry 132 includes the input page).
結果として得られる値は一致するため（すなわち、０ｘ２００＝０ｘ２００）、重複検査ロジック２００は、重複（例えば、第２のエントリ１３２によって表されるエントリページが、入力ページを含むこと）を検出し得る。

US2010079472
[0062] FIG. 8 is a block diagram of an exemplary computer system 800 ,
【００５１】
  図８は、例示的なコンピュータ・システム８００のブロック図である。

wherein features of computer system 800 that are similar to features described above with respect to FIG. 7 are labeled with similar least-significant two-digit reference numbers.
図７に関して上述した構成と同様な、コンピュータ・システム８００の構成には、最下位２桁が同じ参照符号を付している。

Computer system 800 is described below with respect to FIG. 9 and FIG. 10. FIG. 9 is a graphic illustration of an exemplary OS initialization environment 900 of computer system 800 . 
コンピュータ・システム８００は、図９及び図１０に関して以下に説明している。図９は、コンピュータ・システム８００の例示的なＯＳ初期化環境９００を示す図である。

FIG. 10 is a process flowchart of an exemplary method of OS initialization of computer system 800 .
図１０は、コンピュータ・システム８００のＯＳ初期化の例示的な方法のプロセス・フローチャートである。

WO2011028522
The current frame number is simply the current frame number and the station ID is information the base station already has.
現行フレーム番号（ｃｕｒｒｅｎｔ ｆｒａｍｅ ｎｕｍｂｅｒ）は、単純に現行のフレーム番号であり、局ＩＤは、基地局が既に有している情報である。

The station ID is either the full station identifier of the mobile station or its last N digits.
局＿ＩＤ（ｓｔａｔｉｏｎ＿ＩＤ）は、移動局の完全な局識別子か、又は、その下位Ｎ桁である。

The modulo of that quantity is then determined with respect to the number of ACIDs or N ACID.
数量のモジュロは、ＡＣＩＤの数、すなわちＮ＿ＡＣＩＤに関して判定される。

More particularly, the formula used, in one embodiment, is as follows:
より具体的には、１つの形態において、用いられる式は以下のとおりである。

US9747138(JP)
[0175] In the first embodiment, an allocation table and an extended allocation table are created using upper N-digit hash values and upper M-digit hash values, respectively, calculated from flow information;
【０１４６】
  また、第１実施形態では、フロー情報から算出される上位Ｎ桁ハッシュ値を用いて振分テーブルが、上位Ｍ桁ハッシュ値を用いて拡張振分テーブルが作成されるが、

however there is no limitation on a method of creating these tables.
これに限られない。

For example, a lower N-digit hash value and a lower M-digit hash value may be used.
例えば、下位Ｎ桁、下位Ｍ桁のハッシュ値が用いられてもよいし、

Alternatively, an arbitrary number of digits of a hash value may be used.
ハッシュ値中のいずれの桁の値が用いられてもよい。

US10705842
[0170] REX field 1905 (EVEX Byte 1, bits [ 7 - 5 ])—consists of a EVEX.R bit field (EVEX Byte 1, bit [ 7 ]-R), EVEX.X bit field (EVEX byte 1, bit [ 6 ]-X), and 1857 BEX byte 1, bit[ 5 ]-B).
【０１５６】
  ＲＥＸフィールド１９０５（ＥＶＥＸバイト１、ビット［７‐５］）－ＥＶＥＸ．Ｒビットフィールド（ＥＶＥＸバイト１、ビット［７］－Ｒ）、ＥＶＥＸ．Ｘビットフィールド（ＥＶＥＸバイト１、ビット［６］－Ｘ）及び１８５７ＢＥＸバイト１、ビット［５］－Ｂで構成される。

The EVEX.R, EVEX.X, and EVEX.B bit fields provide the same functionality as the corresponding VEX bit fields,
ＥＶＥＸ．Ｒ、ＥＶＥＸ．Ｘ及びＥＶＥＸ．Ｂビットフィールドは、対応するＶＥＸビットフィールドと同じ機能を提供し、

and are encoded using is complement form, i.e. ZMMO is encoded as 1111B, ZMM15 is encoded as 0000B.
これらは、１の補数形式を用いてエンコードされる、すなわち、ＺＭＭ０は、１１１１Ｂとしてエンコードされ、ＺＭＭ１５は、００００Ｂとしてエンコードされる。

Other fields of the instructions encode the lower three bits of the register indexes as is known in the art (rrr, xxx, and bbb),
命令の他のフィールドは、当該技術分野において知られているように、レジスタインデックスの下位３ビット（ｒｒｒ、ｘｘｘ及びｂｂｂ）をエンコードし、

so that Rrrr, Xxxx, and Bbbb may be formed by adding EVEX.R, EVEX.X, and EVEX.B.
その結果、ＥＶＥＸ．Ｒ、ＥＶＥＸ．Ｘ及びＥＶＥＸ．Ｂを加えることにより、Ｒｒｒｒ、Ｘｘｘｘ及びＢｂｂｂが形成され得る。

US10402814
[0178] Process 800 may continue by encrypting key index information 810 with the second encryption key 808 using an encryption function 812 to generate the limited-use key (LUK) 814 .
【０１５５】
  プロセス８００は、限定的使用キー（ＬＵＫ）８１４を生成するために暗号化機能８１２を使用して第２の暗号化キー８０８を有するキー・インデックス情報８１０を暗号化することによって継続してよい。

The key index information 810 may be derived from a key index that includes information pertaining to the generation of the LUK 814 , and that may be used as a seed to generate LUK 814 .
キー・インデックス情報８１０を、ＬＵＫ８１４の生成に関する情報を含み、且つ、ＬＵＫ８１４を生成するためのシードとして使用できるキー・インデックスから導き出すことができる。

For example, the key index may include time information indicating when the LUK 814 is being generated.
例えば、キー・インデックスは、ＬＵＫ８１４がいつ生成されているかを示す時間情報を含んでよい。

In some embodiments, the time information can be represented as the numeric string ‘YHHHH’,
いくつかの実施例では、時間情報を、数字列「ＹＨＨＨＨ」として表すことができる。

where ‘Y’ (0-9) represents the least significant digit of the current year, and ‘HHHH’ (0001-8784) represents the number of hours since the start of January 1st of the current year expressed as digits (e.g., first hour of January 1st =0001).
この場合、「Ｙ」（０～９）は現在の年の最下位桁を表し、「ＨＨＨＨ」（０００１～８７８４）は、桁で表現される現在の年の１月１日の初めからの時間数（例えば、１月１日の最初の１時間＝０００１）を表す。

In some embodiments, the key index may also include a replenishment counter value indicating the number of times that the LUK 814 has been renewed or replenished in a predetermined time period (e.g., number of times LUK 814 has been generated in each hour).
いくつかの実施例では、キー・インデックスは、ＬＵＫ８１４が所定の時間周期で一新される又は補充される回数（例えば、ＬＵＫ８１４が１時間ごとに生成される回数）を示す補充カウンタ値を含むこともできる。

For example, the replenishment counter value can be represented as the numeric string ‘CC’ (00-99). At the beginning of each hour, ‘CC’ starts at 00 and is incremented by 1 each time LUK 814 is generated.
例えば、補充カウンタ値を数字列「ＣＣ」（００～９９）として表すことができる。それぞれの時間の初めに、「ＣＣ」は００で開始し、ＬＵＫ８１４が生成されるごとに１増加させられる。

In some embodiments, the key index may include an applications transaction counter value, or a pseudo random number generated by the CBPP or the issuer.いくつかの実施例では、キー・インデックスは、アプリケーション・トランザクション・カウンタ値、又は、ＣＢＰＰ又はイシュアによって生成される疑似乱数を含んでよい。

WO2017201627
[0091] While Judd et al., considered fixed point numbers as having I > 0 integer and F > 0 fractional bits,
【００６４】
  Ｊｕｄｄらは、Ｉ≧０の整数及びＦ≧０のわずかなビットを有するとして固定されたポイント数を考えており、

this example drops some of the less significant integer bits by parameterizing numbers as the MSB bit position, M, relative to the binary point, and the number of bits, N.
この例は、二値ポイントに対するＭＳＢのビット位置Ｍ、及びビットの数Ｎとして数をパラメータ化することによってより下位の桁の整数ビットのいくつかをドロップさせることがある。

This is an exponential search space problem with M, N [0, 16] per layer and multiple layers.
これは、層ごと及び複数の層ごとのＭ，Ｎ∈［０，１６］による指数関数的な探索空間の問題である。

The heuristic search space pruning approach was:
ヒューリスティックな探索空間刈込みアプローチは、

1) find the best per layer M profile using gradient descent, iteratively decreasing M by one bit, one layer at a time; and
１）傾斜降下を使用して層ごとの最良のＭのプロファイルを発見し、一度に１つの層に１ビットだけＭを繰り返し削減し、

2) given a fixed M-profile, explore the space of N-profiles, again using gradient descent.
２）固定されたＭのプロファイルを仮定して、傾斜降下を再度使用して、Ｎのプロファイルの空間を利用することであった。

In both steps per layer analysis is used to determine a good starting point.
両方のステップでは、層ごとの分析は、良好な開始ポイントを判定するために使用される。

WO2017099861
In an embodiment, a timebase may be a value that represents time at a certain granularity (e.g. the least significant digit may represent a specific amount of time).
一実施形態では、タイムベースは、特定の粒度の時間を表す値（例えば、最下位の桁が特定の時間を表すことができる）であってよい。

Some of the least significant digits may not actually be implemented (e.g. if the timebase value measures time at a higher granularity than clocks in the SOC 10 may permit).
最下位の桁のいくつかは、実際に実装されなくてもよい（例えば、タイムベース値が、ＳＯＣ１０のクロックが許可することができるよりも高い粒度で時間を測定する場合）。

In other embodiments, the timebase value may measure ticks of a clock in the SOC 10.
他の実施形態では、タイムベース値は、ＳＯＣ１０のクロックのティックを測定してもよい。

Based on the frequency of the clock, real time may be calculated.
クロックの周波数に基づいて、実時間を計算することができる。

US5987487
It can be seen that addition, subtraction and multiplication of positive and negative numbers expressed in a RNS form work in the RNS system.
【００１９】
  上記のように、あるＲＮＳ方式を用いて、そのＲＮＳ形式で表現された正負の数に対して加算、減算および乗算を行うことが可能であることが分かる。

The key observation to be made, though, is that the operations are performed on each RNS digit independently, without reference to results of the same operation on any other RNS digit.
ここで最も注目すべき点は、他のＲＮＳ桁の演算結果を参照することなく、各ＲＮＳ桁について演算が独立して行われることである。

The high speed characteristic of RNS arithmetic is due to this "carry free" nature of the operations,
ＲＮＳ計算の高速性は、演算の際に「キャリーが不要」である性質に起因する。

whereas in conventional arithmetic, the results of multiplication, addition or subtraction of a particular digit cannot be finally determined until the results of the operation on less significant digits have been determined.
一方、従来の計算方法で乗算、加算あるいは減算を行う場合、ある桁の演算結果は、それより下位の桁の演算結果が出るまで最終決定できない。

US8024489
[0092] MFC commands may be individual DMA commands or may be DMA list commands.
【００３２】
  ＭＦＣコマンドは、個別のＤＭＡコマンドであってもよく、またはＤＭＡリスト・コマンドであってもよい。

Details of a DMA list command in accordance with an exemplary embodiment of the present invention are shown in FIG. 3B.
本発明の例示的な実施形態に係るＤＭＡリスト・コマンドの詳細を図４に示す。

The DMA list commands use a list of effective addresses and transfer size pairs, or list elements, stored in local storage as the parameters for the DMA transfer.
ＤＭＡリスト・コマンドは、ローカル記憶に記憶された有効アドレスのリスト、転送サイズの対、またはリスト要素を、ＤＭＡ転送のためのパラメータとして使用する。

These parameters are used for SPU-initiated DMA list commands, which are not supported on the MFC proxy command queue.
これらのパラメータは、ＭＦＣプロキシ・コマンド・キュー上でサポートされていない、ＳＰＵが開始したＤＭＡリスト・コマンドのために使用される。

The first word of each list element contains the transfer size and a stall-and-notify flag. The second word contains the lower order 32 bits of the effective address.
各リスト要素の第１のワードには、転送サイズと、ストール／通知フラグとを含む。第２のワードには、有効アドレスの下位の桁３２ビットを含む。

While the starting effective address is specified for each transfer element in the list,
開始有効アドレスは、リスト内の転送要素毎に指定される一方で、

the local storage address involved in the transfer is only specified in the primary list command (the term “primary” refers to the list command as specified by the parameters shown in FIG. 3A).
転送に含まれるローカル記憶アドレスは、主要リスト・コマンドにおいてのみ指定される（「主要（ｐｒｉｍａｒｙ）」という用語は、図３に示すパラメータによって指定されるリスト・コマンドのことを指す）。

WO2019023529
[0083] FIG. 10 is a block diagram that illustrates a computer system 1000 upon which（＊システム上）an embodiment of the invention may be implemented.
図１０は、本発明の実施形態が実装され得るコンピュータシステム１０００を図示するブロック図である。

Computer system 1000 includes a communication mechanism such as a bus 1010 for passing information between other internal and external components of the computer system 1000.
コンピュータシステム１０００は、コンピュータシステム１０００の他の内部および外部構成要素間で情報を受け渡すためのバス１０１０などの通信機構を含む。

Information is represented as physical signals of a measurable phenomenon, typically electric voltages, but including, in other embodiments, such phenomena as magnetic, electromagnetic, pressure, chemical, molecular atomic and quantum interactions.
情報は、測定可能な現象、典型的には電圧、の物理信号として表されるが、他の実施形態では、磁気、電磁気、圧力、化学、分子原子、および量子相互作用などの現象を含む。

For example, north and south magnetic fields, or a zero and non-zero electric voltage, represent two states (0, 1) of a binary digit (bit).).
例えば、北および南の磁場、またはゼロおよび非ゼロの電圧は、二進数（ビット）の２つの状態（０、１）を表す。

Other phenomena can represent digits of a higher base.
他の現象は、上位の桁数を表すことができる。

A superposition of multiple simultaneous quantum states before measurement represents a quantum bit (qubit).
測定前の複数の同時量子状態の重ね合わせは、量子ビット（ｑｕｂｉｔ）を表す。

A sequence of one or more digits constitutes digital data that is used to represent a number or code for a character.
１つ以上の数字のシーケンスは、特性の数またはコードを表すために使用されるデジタルデータを構成する。

In some embodiments, information called analog data is represented by a near continuum of measurable values within a particular range.
いくつかの実施形態では、アナログデータと呼ばれる情報は、特定のレンジ内の測定可能な値のほぼ連続体によって表される。

Computer system 1000, or a portion thereof, constitutes a means for performing one or more steps of one or more methods described herein.
コンピュータシステム１０００またはその一部は、本明細書に記載の１つ以上の方法の１つ以上のステップを行うための手段を構成する。

WO2018022191
[0047] The multiple index values of the index value vector 230 may be generated based on the input values of input vector 210 and one or more shift values of the input coefficient table 220.
【００３９】
  インデックス値ベクトル230の複数のインデックス値は、入力ベクトル210の入力値および入力係数テーブル220の1つまたは複数のシフト値に基づいて生成され得る。

For example, the processor may perform one or more binary shift operations on the input values of input vector 210 using the one or more shift values of the input coefficient table 220.
たとえば、プロセッサは、入力係数テーブル220の1つまたは複数のシフト値を使用して、入力ベクトル210の入力値に対して1つまたは複数の二進シフト演算を実行することができる。

To illustrate, the processor may right-shift (e.g., divide) each input value by a corresponding shift value.
例示すると、プロセッサは、対応するシフト値によって各入力値を右シフトする(たとえば、除算する)ことができる。

For example, the processor may right- shift a first input value of the input vector 210 by a first shift value shiftvalueO of the input coefficient table 220 to generate a first bit value (e.g., a multi-digit bit value).
たとえば、プロセッサは、入力係数テーブル220の第1のシフト値shiftvalue0によって入力ベクトル210の第1の入力値を右シフトして、第1のビット値(たとえば、複数桁のビット値)を生成することができる。

A particular number of significant digits of the first bit value may be used to generate a first index value 2 of the index value vector 230.
第1のビット値のある特定の数の上位の桁が、インデックス値ベクトル230の第1のインデックス値2を生成するために使用され得る。

In some implementations, each of the shift values may have the same value.
いくつかの実装形態では、シフト値の各々は同じ値を有し得る。

In other implementations, one or more the shift values may have a different value.
他の実装形態では、1つまたは複数のシフト値は異なる値を有し得る。

WO2017192733
In some implementations, the kinetic inductance of shared portion 2214 is proportional to the sum of the kinetic inductance of shared portion 2214 and the kinetic inductance of the DAC 2232 representing the more significant digit(s) (relative to other DACs 2232 sharing shared portion 2214).
【０２７１】
  いくつかの態様において、共有部２２１４の動的インダクタンスは、共有部２２１４の動的インダクタンスと、（共有部２２１４を共有する他のＤＡＣ  ２２３２に対して）より上位の桁を表すＤＡＣ  ２２３２の動的インダクタンスとの合計に比例する。

That is, a total kinetic inductance may be split proportionately between shared portion 2214 and the more-significant DAC 2232 based on the desired bitweight of the less-significant DAC 2232. 
すなわち、合計の動的インダクタンスは、共有部２２１４と、より有意でないＤＡＣ  ２２３２の所望のビット重みに基づいた、より有意なＤＡＣ  ２２３２との比率に応じて分割され得る。

US9858054
[0129] At step 324 , computer ( 101 ) judges whether a value expressed as a constant in the first compiler expression (that is, a constant operand of a logical product) is a value which causes high-order digits to be zero.
【００９３】
  ステップ３２４において、コンピュータ（１０１）は、第１のコンパイラ表現中に定数として表現されている値（すなわち、論理積の定数オペランド）が上位の桁をゼロにする値であるかどうかを判断する。

If the constant value is the value which causes high-order digits to be zero, computer ( 101 ) advances the process to step 325 .
当該定数値が上位の桁をゼロにする値であることに応じて、コンピュータ（１０１）は処理をステップ３２５に進める。

On the other hand, if the constant value is not the value which causes high-order digits to be zero, computer ( 101 ) advances the process to step 331 ( FIG. 3C).
一方、当該定数値が上位の桁をゼロにする値でないことに応じて、コンピュータ（１０１）は処理をステップ３３１（図３Ｃ）に進める。

EP2381754
[0021] In the Figures, identical reference numbers identify identical, or at least generally similar, elements.
【００１３】
  図中で、同一の参照番号は、同一または少なくとも全体的に同様な要素を同定する。

To facilitate the discussion of any particular element, the most significant digit or digits of any reference number refers to the Figure in which that element is first introduced.
あらゆる特定の要素の説明を容易にするために、あらゆる参照番号の最上位の桁または複数の桁は、その中でその要素が最初に導入された図を参照している。

For example, element 2 10 is first introduced and discussed with reference to Figure 2 .
例えば、要素２１０は、図２を参照して最初に導入されて説明される。