ｎチャネル型

WO2016093991
[0030] Moreover, the bias circuit 206 may further comprise
【００２４】
  [0030]  その上、バイアス回路２０６は、

a current-limiting n-channel MOS (NMOS) transistor 212 having a drain connected with the drain of the PMOS transistor 224 and with（＊前置詞の繰り返し）the gate of the PMOS transistor 210 and a source connected with a reference potential (e.g., electrical ground).
ＰＭＯＳトランジスタ２２４のドレインおよびＰＭＯＳトランジスタ２１０のゲートと接続されたドレイン、および基準電位（たとえば、電気接地）と接続されたソースを有する、電流制限Ｎチャネル型（ＮＭＯＳ：a current-limiting n-channel MOS）トランジスタ２１２をさらに備え得る。

The gate of the current- limiting transistor 212 may be connected with the first node 214.
電流制限トランジスタ２１２のゲートは、第１のノード２１４と接続され得る。

The current-limiting transistor 212 may be configured to have a small drain-to-source current.
電流制限トランジスタ２１２は、少ないドレイン対ソース電流を有するように構成され得る。

In certain aspects, in an effort to reduce leakage current, a bulk and source of the PMOS transistor 210 may be connected together.
ある特定の複数の態様において、リーク電流（leakage current）を減らす目的で（in an effort to）、ＰＭＯＳトランジスタ２１０のソースおよびバルクは、互いに接続され得る。

Similarly, a bulk and source of the diode-connected PMOS transistor 224 may be connected together.
同様に、ダイオード接続ＰＭＯＳトランジスタ２２４のソースおよびバルクは、互いに接続され得る。

US10586851
The transistor cells TC may be of the n-channel type with p-doped body region 120, n-doped source zone 110 and n-doped drift zone 131
【００２３】
  トランジスタセルＴＣは、ｐドープ本体領域１２０、ｎドープソースゾーン１１０及びｎドープドリフトゾーン１３１を備えたｎチャネル型のものでもよく、

or may be p-channel transistor cells with n-doped body region 120, p-doped source zone 110 and p-doped drift zone 131.
又はｎドープ本体領域１２０、ｐドープソースゾーン１１０及びｐドープドリフトゾーン１３１を備えたｐチャネルトランジスタセルでもよい。

The following description refers to semiconductor devices 500 with n-channel transistor cells TC.
以下の説明は、ｎチャネルトランジスタセルＴＣを備えた半導体デバイス５００に関する。

Similar considerations apply to semiconductor devices with p-channel transistor cells TC.
同様の考えが、ｐチャネルトランジスタセルＴＣを備えた半導体デバイスに当てはまる。

EP2929434
[0058] It is noted that "low," "low logic level" or "logic 0 level" refers to a voltage at or near ground
【００６０】
  「低い」、「低い論理レベル」または「論理０レベル」とは、アースでの電圧またはアース近くの電圧のことであり、

and that "high," "high logic level" or "logic 1 level" refers to a voltage level sufficiently large to turn on a n-channel MOSFET and turn off a p-channel MOSFET.
「高い」、「高い論理レベル」または「論理１レベル」とは、ｎチャネル型ＭＯＳＦＥＴをオンにし、ｐチャネル型ＭＯＳＦＥＴをオフにするのに十分な大きさの電圧レベルのことである点に注意されたい。

In other embodiments, different technology may result in different voltage levels for "low" and "high.
他の実施形態では、異なる技術では「低い」および「高い」に対して異なる電圧レベルになることがある。

It is further noted that the embodiment of a sync controller depicted in FIG. 8 is merely an example.
図８に描いた同期コントローラの実施形態は単なる一例であることにさらに注意されたい。

In other embodiments, different logic gates and different configurations of logic gates may be employed.
他の実施形態では、異なる論理ゲートおよび論理ゲートの異なる設定を用いてよい。