実装する

US10771101
[0004] According to some implementations, the present disclosure relates to a packaged electronic device that includes a ceramic substrate configured to receive one or more components.
[0004] 要約
いくつかの実現例に従うと、本開示は、１つ以上の構成要素を受けるように構成されるセラミック基板を含むパッケージ化電子デバイスに関する。

The ceramic substrate includes a conductive layer in electrical contact with a ground plane. The packaged electronic device further includes a die having an integrated circuit.
セラミック基板は、接地平面と電気的に接する導電層を含む。パッケージ化電子デバイスはさらに、集積回路を有するダイを含む。

The die is mounted on a surface of the ceramic substrate.
ダイはセラミック基板の表面上に実装される。

The packaged electronic device further includes a conformal conductive coating implemented over the die to provide shielding functionality.
パッケージ化電子デバイスはさらに、ダイ上に実現されて遮蔽機能性を与えるコンフォーマル導電性コーティングを含む。

The packaged electronic device further includes an electrical connection between the conformal conductive coating and the conductive layer.
パッケージ化電子デバイスはさらに、コンフォーマル導電性コーティングと導電層との間の電気的接続部を含む。

[0029] FIG. 1 shows an example of a shielded packaged device 100 that includes an un-encapsulated device 104 mounted on a ceramic substrate 106 .
[0020] 図１は、セラミック基板１０６上に実装される未封入デバイス１０４を含む、遮蔽されたパッケージ化デバイス１００の例を示す。

As described herein, such an un-encapsulated device can be, for example, a flip-chip.
本明細書中に記載されるように、そのような未封入デバイスはたとえばフリップチップであり得る。

As described herein, such a flip-chip 104 mounted on the ceramic substrate 106 can be shielded without use of an overmold, thereby allowing, for example, reduced height of the packaged device 100 .
本明細書中に記載のように、セラミック基板１０６上に実装されるそのようなフリップチップ１０４はオーバーモールドを使用せずに遮蔽できるため、たとえばパッケージ化デバイス１００の高さを低減することができる。

For example, the overall height of the packaged device 100 can be made to be less than an example specification of 0.65 mm.
たとえば、パッケージ化デバイス１００の全体的な高さを、例示的な仕様である０．６５ｍｍ未満にすることができる。

[0030] In the example of FIG. 1, the packaged device 100 is shown to include a conformal coating 102 of conductive material that substantially covers the un-encapsulated device 102 and some or all of an exposed portion of an upper surface 108 of the ceramic substrate 106 .
[0021] 図１の例では、パッケージ化デバイス１００は、未封入デバイス１０２およびセラミック基板１０６の上面１０８の露出部分の一部またはすべてを実質的に覆う、導電性材料からなるコンフォーマルコーティング１０２を含んで示される。

Such a conformal coating can be electrically connected to a ground node 110 within the ceramic substrate by an electrical connection configuration 112 . Various examples of how such electrical connections can be implemented are described herein in greater detail.
そのようなコンフォーマルコーティングは、電気的接続構成１１２によってセラミック基板内の接地ノード１１０に電気的に接続可能である。そのような電気的接続がどのように実現可能であるかのさまざまな例をより詳細に本明細書中に記載する。

[0031] As described herein, the un-encapsulated device 102 can include, for example, a die having one or more switching circuits.
[0022] 本明細書中に記載のように、未封入デバイス１０２は、１つ以上のスイッチング回路を有する、たとえばダイを含むことができる。

Die having other types of RF circuits can also be utilized.
他の種類のＲＦ回路を有するダイも利用できる。

In some embodiments, such a（＊一例）switching die can include a silicon-on-insulator (SOI) die.
いくつかの実施形態では、そのようなスイッチングダイはシリコンオンインシュレータ（ＳＯＩ）ダイを含むことができる。

Other types of process technologies can also be implemented.
他の種類のプロセス技術も実現することができる。

As described herein, the ceramic substrate 106 can include, for example a low-temperature co-fired ceramic (LTCC) substrate, a high-temperature co-fired (HTCC) substrate, or other types of ceramic materials and/or configurations.
本明細書中に記載のように、セラミック基板１０６は、たとえば、低温同時焼成セラミック（ＬＴＣＣ）基板、高温同時焼成セラミック（ＨＴＣＣ）基板、または他の種類のセラミック材料および／もしくは構成を含むことができる。

[0032] FIG. 2 shows an example configuration 100 that can be a more specific example of the packaged device of FIG. 1.
[0023] 図２は、図１のパッケージ化デバイスのより具体的な例であり得る例示的な構成１００を示す。

In the example, a flip-chip 104 such as an SOI switching die is shown to be mounted on a ceramic substrate 106（＊番号既出だが不定冠詞；別の例）such as an LTCC substrate.
例では、ＳＯＩスイッチングダイなどのフリップチップ１０４が、ＬＴＣＣ基板などのセラミック基板１０６上に実装されて示される。

Such a mounting of the flip-chip 104 on the ceramic substrate 106 can be facilitated by an array of solder balls 120 .
セラミック基板１０６上へのフリップチップ１０４のそのような実装は、はんだボール１２０のアレイによって容易にすることができる。

Such solder balls 120 can provide mechanical mounting functionality, as well as electrical connections between the flip-chip 104 and contact pads formed on a mounting surface 116 of the ceramic substrate 106 .
そのようなはんだボール１２０は、機械的実装機能性およびフリップチップ１０４とセラミック基板１０６の実装面１１６上に形成されるコンタクトパッドとの間の電気的接続部を設けることができる。

[0033] As shown in FIG. 2, an underfill 122 can be formed between the flip-chip 104 and the ceramic substrate 106 .
[0024] 図２に示されるように、フリップチップ１０４とセラミック基板１０６との間にアンダーフィル１２２を形成可能である。

Such an underfill can be configured near the edges（＊複数）of the flip-chip 104 so as to facilitate easier formation of a conformal coating 102 of conductive material.
そのようなアンダーフィルは、導電性材料からなるコンフォーマルコーティング１０２のより容易な形成を容易にするように、フリップチップ１０４の端縁の近くに構成可能である。

For example, the peripheral portion（＊単数；ぐるっと一回りの一塊）of the underfill 122 is shown to provide an angled transition between the vertical edges of the flip-chip 104 and the horizontal surface 116 of the ceramic substrate 106 .
たとえば、アンダーフィル１２２の周部分は、フリップチップ１０４の鉛直方向端縁とセラミック基板１０６の水平方向表面１１６との間の角度付けられた遷移を設けて示される。

[0034] In some embodiments, the conformal coating 102 can be formed by application of conductive material by, for example, spraying or various deposition methods.
[0025] いくつかの実施形態では、たとえば噴霧またはさまざまな堆積方法によって導電性材料を塗布することによって、コンフォーマルコーティング１０２を形成することができる。

Such a coating of conductive material can provide shielding functionality of portions it covers.
導電性材料からなるそのようなコーティングは、それが覆う部分の遮蔽機能性を与えることができる。

The overall shielding performance for the packaged device 100 can be greatly enhanced by also providing lateral shielding at or near the edges of the ceramic substrate 106 , as well as a ground plane underneath the flip-chip 104 .
パッケージ化デバイス１００についての全体的な遮蔽性能は、セラミック基板１０６の端縁にまたはその近くに横方向遮蔽を設けることおよびフリップチップ１０４の下に接地平面を設けることによっても、大きく向上させることができる。

[0035] In the example shown in FIG. 2, an electrical connection configuration 112 can include a plurality of conductive vias 138 in electrical contact with the conductive coating 102 on the surface 116 of the ceramic substrate 106 .
[0026] 図２に示される例では、電気的接続構成１１２は、セラミック基板１０６の表面１１６上の導電性コーティング１０２と電気的に接する複数の導電性ビア１３８を含むことができる。

As shown in FIG. 3, such conductive vias can be distributed to form a perimeter; and the vias 138 can be spaced appropriately to provide lateral shielding between a region within the perimeter and outside of the perimeter.
図３に示されるように、そのような導電性ビアを周を形成するように分散させることができ、周内の領域と周の外側との間の横方向遮蔽を設けるように、ビア１３８同士を適切に離間することができる。

Although described in the context of such a perimeter, it will be understood that one or more features of the present disclosure can also be implemented in configurations where such lateral shielding does not form a complete perimeter.
そのような周の文脈で記載したが、本開示の１つ以上の特徴を、そのような横方向遮蔽が完全な周を形成しない構成でも実現できることが理解される。

For example, such conductive vias can be provided so as to facilitate intra-module shielding functionality without having to form a complete perimeter about a given region.
たとえば、所与の領域の周りに完全な周を形成する必要なく、モジュール間の遮蔽機能性を容易にするようにそのような導電性ビアを設けることができる。

[0036] In the example shown in FIG. 2, the electrical connection configuration 112 can further include one or more conductive layers (e.g., 140 , 142 ) that are implemented within the ceramic substrate 106 so as to be in electrical contact with the conductive vias 138 .
[0027] 図２に示される例では、電気的接続構成１１２は、導電性ビア１３８と電気的に接するようにセラミック基板１０６内に実現される１つ以上の導電層（たとえば１４０、１４２）をさらに含むことができる。

Such conductive layers 140 , 142 can be in electrical contact with a ground plane that is also within the ceramic substrate 106 .
そのような導電層１４０、１４２は、セラミック基板１０６内にもある接地平面に電気的に接することができる。

[0037] An example of the conductive layer 140 is shown in FIG. 3. Such a layer can include a plurality of conductive strips positioned along the perimeter formed by the conductive vias 138 .
[0028] 導電層１４０の例を図３に示す。そのような層は、導電性ビア１３８によって形成される周に沿って位置決めされる複数の導電性ストリップを含むことができる。

In the example shown, each of the conductive strips 140 is shown to be positioned laterally so as to intersect with respective vias 138 .
示される例では、導電性ストリップ１４０の各々は、それぞれのビア１３８と交差するように横方向に位置決めされて示される。

For the example conductive layer 142 of FIG. 2, each strip does not necessarily need to overlap completely with respective vias 138 , so long as it forms electrical contacts with the vias 138 .
図２の例示的な導電層１４２については、各々のストリップは、それがビア１３８との電気的接触を形成する限り、それぞれのビア１３８と必ずしも完全に重なる必要はない。

Other configurations of the vias 138 and the conductive layers 140 , 142 are also possible.
ビア１３８および導電層１４０、１４２の他の構成も可能である。

[0038] As shown in FIG. 2, the ceramic substrate 106 can include a plurality of layers and features 130 .
[0029] 図２に示されるように、セラミック基板１０６は複数の層および特徴１３０を含むことができる。

Such layers and features can include, for example, dielectric layers, passive components (such as resistors, capacitors and inductors), conductor features (such as vias and traces), and a ground plane.
そのような層および特徴は、たとえば、誘電体層、（抵抗器、キャパシタ、およびインダクタなどの）受動構成要素、（ビアおよびトレースなどの）導体特徴、および接地平面を含むことができる。

In such a context, the example conductive layers 140 , 142 can be formed at selected lateral locations and/or at selected layers.
そのような文脈では、選択された横方向場所におよび／または選択された層に、例示的な導電層１４０、１４２を形成することができる。

[0039] As also shown in FIG. 2, the packaged device 100 
[0030] 図２にも示されるように、パッケージ化デバイス１００は、

can include contact pads 134 , 136 that allow mounting of the packaged device 100 on a circuit board (e.g., a phone board) and facilitate electrical connections between the packaged device 100 and the circuit board.
回路板（たとえば電話用基板）上へのパッケージ化デバイス１００の実装を可能にし、かつパッケージ化デバイス１００と回路板との間の電気的接続を容易にする、コンタクトパッド１３４、１３６を含むことができる。

[0040] FIG. 4 shows another example configuration 100 that can be a more specific example of the packaged device of FIG. 1.
[0031] 図４は、図１のパッケージ化デバイスのより具体的な例であり得る別の例示的な構成１００を示す。

In the example, a flip-chip 104 such as an SOI switching die is shown to be mounted on a ceramic substrate 106 such as an LTCC substrate.
例では、ＳＯＩスイッチングダイなどのフリップチップ１０４がＬＴＣＣ基板などのセラミック基板１０６上に実装されて示される。

Such a mounting of the flip-chip 104 on the ceramic substrate 106 can be facilitated by an array of solder balls 120 .
セラミック基板１０６上へのフリップチップ１０４のそのような実装は、はんだボール１２０のアレイによって容易にされ得る。

Such solder balls 120 can provide mechanical mounting functionality, as well as electrical connections between the flip-chip 104 and contact pads formed on a mounting surface 116 of the ceramic substrate 106 .
そのようなはんだボール１２０は、機械的実装機能性およびフリップチップ１０４とセラミック基板１０６の実装面１１６上に形成されるコンタクトパッドとの間の電気的接続部を設けることができる。

[0041] As shown in FIG. 4, an underfill 122 can be formed between the flip-chip 104 and the ceramic substrate 106 .
[0032] 図４に示されるように、フリップチップ１０４とセラミック基板１０６との間にアンダーフィル１２２を形成することができる。

Such an underfill can be configured near the edges of the flip-chip 104 so as to facilitate easier formation of a conformal coating 102 of conductive material.
そのようなアンダーフィルは、導電性材料からなるコンフォーマルコーティング１０２のより容易な形成を容易にするようにフリップチップ１０４の端縁の近くに構成可能である。

For example, the peripheral portion of the underfill 122 is shown to provide an angled transition between the vertical edges of the flip-chip 104 and the horizontal surface 116 of the ceramic substrate 106 .
たとえば、アンダーフィル１２２の周部分は、フリップチップ１０４の鉛直方向端縁とセラミック基板１０６の水平方向表面１１６との間の角度付けられた遷移を設けて示される。

[0042] In some embodiments, the conformal coating 102 can be formed by application of conductive material by, for example, spraying or various deposition methods.
[0033] いくつかの実施形態では、たとえば噴霧またはさまざまな堆積方法による導電性材料の塗布によって、コンフォーマルコーティング１０２を形成することができる。

Such a coating of conductive material can provide shielding functionality of portions it covers.
導電性材料からなるそのようなコーティングは、それが覆う部分の遮蔽機能性を与えることができる。

The overall shielding performance for the packaged device 100 can be greatly enhanced by also providing lateral shielding at the edges of the ceramic substrate 106 , as well as a ground plane underneath the flip-chip 104 .
パッケージ化デバイス１００についての全体的な遮蔽性能は、セラミック基板１０６の端縁に横方向遮蔽を設けることおよびフリップチップ１０４の下に接地平面を設けることによっても、大きく向上させることができる。

 

展開図

展開図、Net, Wikipedia

In geometry, a net of a polyhedron is an arrangement of non-overlapping edge-joined polygons in the plane which can be folded (along edges) to become the faces of the polyhedron. Polyhedral nets are a useful aid to the study of polyhedra and solid geometry in general, as they allow for physical models of polyhedra to be constructed from material such as thin cardboard.

A net of a regular dodecahedron (Wikipedia)

US10797394
[0068] For example, FIG. 25 illustrates a communication device 151 including a first antenna module 100 - 1 that is substantially “planar” and a second antenna module 100 - 2 
【００６８】
  例えば、図２５は実質的に「平坦」な第１アンテナモジュール１００－１と、第２アンテナモジュール１００－２とを備える通信デバイス１５１を示す。

having a flexible portion 115 that acts as a hinge, allowing different portions of the antenna module 100 - 2 to be non-coplanar with each other.
第２アンテナモジュール１００－２は、第２アンテナモジュール１００－２の異なる複数の部位が、互いに同一平面とならないことを可能にするよう、ヒンジとして作用する可撓性部１１５を有する。

FIG. 25A is an “exploded” view, showing the antenna modules 100 outside of the communication device 151 , while FIG. 25B shows the antenna modules 100 positioned in the communication device 151 .
図２５Ａは、通信デバイス１５１外でアンテナモジュール１００を示す「展開図（＊「分解図」では？）」である。一方、図２５Ｂは、通信デバイス１５１内に位置するアンテナモジュール１００を示す。

EP3289179
[0099] FIG. 2 shows an untethered measurement device according to an embodiment of the invention.
【００９９】
  図２は、本発明の一実施形態による非繋留型測定装置を示す。

In FIG. 2, the device 200 is shown twice: assembled (on the right) and in an expanded（＊exploded?）and cut-away view (on the left) to make the components of the device 200 more visible.
図２では、装置２００の構成要素がより見やすくなるように、組立図（右側）、展開図および断面図（左側）で装置２００を２回示す。

US11020217
[0051] FIG. 15A shows an exploded view of one embodiment of an inserter tool.
【図１５Ａ】挿入器具の一実施形態を示す展開図（＊分解図？）である。

US2019200854
FIG. 10C is an exploded view of the mechanical cell 1030 including the cell portion 1031 , the model eye lens 1090 and the clamp ring 1032 .
図１０Ｃは、セル部分１０３１、モデルアイレンズ１０９０およびクランプリング１０３２を含む機械的セル１０３０の展開図（＊分解図？）である。

 

[0755] The integrated system 8910 is further illustrated in the expanded view 8920 . 
[0755] 統合システム８９１０は、展開図（＊拡大図？）である８９２０において更に示される。

US2021114799
[0084] Whilst the blank shown in FIG. 9 forms the container 100 and has been shown with a particular size, shape and configuration of panels and tabs, it will be appreciated that minor changes may be made to these sizes, shapes and/or configuration as is well known in the field of geometric nets.
【００６８】
  図９に示すブランクは、容器１００を形成し、且つ特定のサイズ、形状及び構成のパネル及びタブを備えて示されているが、展開図の分野でよく知られているように、これらのサイズ、形状及び／又は構成に若干の変更を行ってもよいことが理解される。

US2021169699
[0047] FIGS. 1-4 are schematic views showing a new and improved NPWT bandage formed in accordance with the present invention, with FIGS. 2 and 3 being exploded views;

【図２】本発明に従って形成される新規の改善されたＮＰＷＴ包帯を示す概略図の展開図（＊分解図？）である。

 

US10302701
[0047] FIG. 8 is a schematic diagram illustrating another view of the flow of acoustic power in the multi-stage thermoacoustic engine of FIGS. 7A and 7B.
図8は、図7A及び図7Bの多段熱音響機関における音響パワーの流れの別の図を示す概略図である。

In effect, FIG. 8 shows the regenerator stages of FIGS. 7A and 7B in an unrolled view so as to clarify the flow of acoustic power through the stages.
実際には、図8は、段を通る音響パワーの流れを明確にするために、図7Aおよび7Bの再生器段を展開図で示す。

 

EP3612096
FIG. 4A illustrates a cathode assembly, in accordance with an embodiment of the present specification;
【図４Ａ】本明細書の１実施形態によるカソードアセンブリを示す図である。

FIG. 4B is an exploded（＊expanded, enlarged?）view of the cathode assembly shown in FIG. 4A;
【図４Ｂ】図４Ａに示すカソードアセンブリの展開図（拡大図？）である。

EP3083438
Fig. 1 depicts a side view of the beverage carrier of the present invention.
【図１】本発明の飲料キャリアの側面図である。

Fig. 2 depicts a perspective view of the beverage carrier of the present invention. 
【図２】本発明の飲料キャリアの斜視図である。

Fig. 6 depicts an elevational view（＊一体どこが"elevational"？"net"では？）of a paperboard blank cut to create one embodiment of the beverage carrier of the present invention.
【図６】本発明の飲料キャリアの一実施形態を作るように切断される板紙ブランクの展開図（＊まさに私の期待していた「展開図」）である。

なんだか混乱してきました。elevationは通常「立面図」。上図6はどう見ても「展開図」で、せいぜい拡大解釈しても「平面図」では？

しかし辞書によれば、

elevation:

"the front or side of a building as shown on a drawing" (Cambridge Dictionary)「建物の正面または側面の図」

"a geometrical drawing that depicts one vertical plane of an object or structure" (Marriam-Webster)「物体の1つの垂直面を示す幾何学的図面」

いずれも要するに「垂直面を表した図」であり、高さを示した図とは言っていない。とすれば図6を"elevational view"と呼んでも間違いではないのか？

しかし普通図面でelevationと言えば下図のような地面に平行に見た建物の側面や正面図等ではないかと思います。

 

Architectural projections, Wikipedia

Geometry Nets Information & Worksheets

 

モーニング（礼装）

morning or mourning?

morning suit: formal set of clothes for marriage ceremonies, etc. (Cambridge Dictionary)；いわゆる「モーニング」

mourning suit/dress/clothes/attire: 葬儀や慰霊等において適切なスーツ、服装；上下黒の服装；喪服

モーニングを着る：wear morning dress (suits)

Morning coat at a funeral?!?

Morning coat:

（Public Domain File: Photograph of The Reagans and Japanese Emperor Hirohito, Tokyo, Japan - NARA - 198544.jpg）

Morning Dress, Wikipedia

"Morning dress, also known as formal day dress, is the formal Western dress code for day attire,[1] consisting chiefly of, for men, a morning coat, waistcoat, and formal trousers, and an appropriate gown for women." 

Tailcoat:

（Public Domain File: Charles Lennox, 4th Duke of Richmond, engraving after John Kay, 1789.jpg）

Tailcoat, Wikipedia:
"A tailcoat is a knee-length coat characterised by a rear section of the skirt, known as the tails, with the front of the skirt cut away."
"in 21st-century Western dress codes for men, mainly two types of tailcoats have survived:

Dress coat, an evening wear with a squarely cut away front, worn for formal white tie
Morning coat (or cutaway in American English), a day wear with a gradually tapered front cut away, worn for formal morning dress"

Dress coat
"A dress coat, sometimes called a swallow-tail or claw-hammer coat, is the coat that has, since the 1850s, come to be worn only in the evening by men as part of the white tie dress code, also known as evening full dress, for formal evening occasions. It is commonly referred to as just a tailcoat, but amongst tailors (both British and American) and dress historians it is traditionally called a dress coat to differentiate it from other types of tailcoats."

A brief history of Britain's royal mourning dress codes