半導体装置、埋込絶縁膜

JP2018-148123(asutamuse)

本実施形態に係る半導体装置１０においては、図１Ａの平面図に示すように、抵抗率が５００Ωｃｍ以上の高抵抗シリコンであるシリコン支持基板１００上に、埋込絶縁膜２００（図１Ｂ〜図１Ｄ参照）が設けられており、さらに、埋込絶縁膜２００上に拡散層（半導体層）３００が設けられている。

拡散層３００には、トランジスタ１２が設けられる。詳細には、図１Ａに示すように、拡散層３００上には、ゲート電極６００と、ソース電極８００ａと、ドレイン電極８００ｂと、ボディコンタクト電極８００ｃとが設けられている。拡散層３００上に設けられたゲート電極６００は、ポリシリコンからなり、支持基板１００の上方から見ると横に倒したＨ字の形状を持つ。詳細には、Ｈ字型のゲート電極６００は、図１Ａ中の中央に位置する、図中上下方向（第２の方向）に沿って延びる矩形状の電極部（第２の電極部）６０２を有する。さらに、ゲート電極６００は、上記中央部の矩形状の電極部６０２を図中上下方向から挟み込むように、図１中左右方向（第１の方向）に延伸する、２つの帯状の配線部（第１の電極部）６０４を有している。また、上記２つの配線部６０４は、電極部６０２の中央で、上記電極部６０２と接続している。

（＊図１A）

0029

さらに、図１Ａに示されるように、本実施形態においては、ゲート電極６００の上記配線部６０４は、拡散層３００上を、その中央部から図中左右方向に沿って延伸しており、さらに拡散層３００の端部を超えて図中左右方向に沿って延伸している。

 

0030

また、拡散層３００の中央に位置するゲート電極６００の電極部６０２を左右から挟みこむように、金属膜からなるソース電極８００ａと、ドレイン電極８００ｂとが設けられている。ソース電極８００ａ及びドレイン電極８００ｂは、トランジスタ１２のソース領域及びドレイン領域と接続される配線として機能する。

0031

そして、拡散層３００は、所望の不純物が注入されたシリコン層からなる。詳細には、拡散層３００のソース電極８００ａ及びドレイン電極８００ｂの下方及びその周辺には、リン、ヒ素等のｎ型の不純物が拡散しており、拡散層３００の他の領域には、ホウ素等のｐ型の不純物が拡散している。

0032

また、図１Ａの右下に示されるように、拡散層３００の右下には、ボディコンタクト電極８００ｃが設けられている。当該ボディコンタクト電極８００ｃは、基板浮遊効果の抑制するために、拡散層３００の電位を固定、制御するための配線として用いられる。

 

0035

図１ＡのＡ−Ａ´に沿って切断した際の半導体装置１０の断面である図１Ｂに示すように、本実施形態に係る半導体装置１０は、先に説明したように、高抵抗シリコンからなる支持基板１００の上に設けられたシリコン酸化膜よりなる埋込絶縁膜２００を有する。さらに、半導体装置１０は、埋込絶縁膜２００上に設けられたシリコン層からなる拡散層３００を有している。すなわち、本実施形態においては、基板として上述したＳＯＩ基板を用いており、拡散層３００が上述のＳＯＩ層に対応する。本実施形態においては、ＳＯＩ基板を用いていることにより、トランジスタ１２における寄生容量を低減することができる。なお、支持基板１００は、半導体装置１０の製造後に裏面を研削して薄膜化してもよく、支持基板１００の膜厚は特に限定されるものではない。また、埋込絶縁膜２００は、１００ｎｍ〜２０００ｎｍ程度の膜厚を持ち、好ましくは、トランジスタ１２の高周波特性を考慮して、４００ｎｍ程度の膜厚を持つことが好ましい。

（＊図1B；図1AのＡ−Ａ´における断面図）

0040

また、ゲート領域３０２の両側に位置する拡散層３００の上面には、ゲート領域３０２と離隔して２つのシリサイド膜７０２が設けられている。さらに、シリサイド膜７０２上には、それぞれソースコンタクトビア７００ａ及びソース電極８００ａと、ドレインコンタクトビア７００ｂ及びドレイン電極８００ｂとが設けられている。すなわち、ソース及びドレインに対応するコンタクトビア７００ａ、７００ｂは、拡散層３００の薄膜部３００ａの上に、ゲート電極６００の電極部６０２を挟み込むように設けられている。薄膜部３００ａ上にソース／ドレインコンタクトビア７００ａ、７００ｂを設けることにより、ソースとドレインとの間の寄生容量を低減することができる。なお、シリサイド膜７０２は、シリコンと他の元素との化合物膜であり、コンタクトビア７００ａ、７００ｂ、ソース電極８００ａ及びドレイン電極８００ｂは、金属膜等から形成される。なお、本実施形態においては、これらシリサイド膜７０２、コンタクトビア７００ａ、７００ｂ、ソース／ドレイン電極８００ａ、８００ｂの膜厚、大きさ、及び形状等については、特に限定されるものではない。また、本実施形態においては、半導体装置１０の製造歩留まりを高く維持するために、製造ばらつき等を考慮してトランジスタ１２のレイアウトすることが好ましい。

0043

また、ゲート電極６００、拡散層３００及びＳＴＩ２０４を覆うように、シリコン酸化膜からなる絶縁膜２０２が設けられている。さらに、上記絶縁膜２０２を覆うように更なる絶縁膜４００が設けられている。加えて、絶縁膜４００上であって、コンタクトビア７００の間、及び、ソース電極８００ａとドレイン電極８００ｂとの間には、シリコン酸化膜からなる絶縁膜８０２が設けられている。なお、本実施形態においては、絶縁膜２０２、絶縁膜４００、８０２については、その材質、膜厚等は特に限定されるものではない。