電荷

US2022084774(TAE TECH INC [US])
[0066] Prior to beam extraction (e.g., from t 0 to t 1 ), an accelerator voltage Utandem is charged to a steady state level 704 .
【００６６】
  ビーム抽出に先立って（例えば、ｔ０～ｔ１）、加速器電圧Ｕ_{ｔａｎｄｅｍ}が、定常状態レベル７０４まで充電される。

In the embodiment of a tandem accelerator 16 described with respect to FIG. 4A, this steady state level can be a full charge to the capacitors (C) between respective accelerating electrodes.
図４Ａに関して説明されるタンデム加速器１６の実施形態では、この定常状態レベルは、それぞれの加速電極間のコンデンサ（Ｃ）に対する完全充電であり得る。

When beam extraction begins from the ion source at t 1 , a discharge of a these capacitors can occur.
ビーム抽出が、ｔ１においてイオン源から開始されると、これらのコンデンサの放電が、起こり得る。

In these embodiments, the discharge is preferably maintained within a discharge threshold ΔU (e.g., 15% or less, 10% or less, 6% or less).
これらの実施形態では、放電は、好ましくは、放電閾値ΔＵ（例えば、１５％以下、１０％以下、６％以下）内に維持される。

In some embodiments, the modulation system can be set or programmed such that the duration of tpulse is a time length that maintains the discharge amount within the threshold ΔU.
いくつかの実施形態では、変調システムは、ｔ_{ｐｕｌｓｅ}の持続時間が、閾値ΔＵ内の放電量を維持する時間長であるように設定またはプログラムされることができる。

In some embodiments, the duration of tpulse
いくつかの実施形態では、ｔ_{ｐｕｌｓｅ}の持続時間は、

can be controlled with a feedback loop, such that

the discharge amount is actively monitored by the modulation system (or by the control systems described herein) and the extraction pulse is terminated before the discharge amount (or conversely before Utandem drops or decreases below) the discharge threshold ΔU.
放電量が、変調システムによって（または本明細書に説明される制御システムによって）アクティブに監視され、抽出パルスが、放電が放電閾値ΔＵに達する前に（または逆に、Ｕ_{ｔａｎｄｅｍ}がそれを下回って低下または減少する前に）終了するように、

フィードバックループを用いて制御されることができる。

When extraction pulse 700 is terminated at t 3 such that the beam is no longer extracted from the example ion source, the charge of the capacitors (e.g., Utandem ) returns to nominal level 704 .
抽出パルス７００が、ビームがもはや例示的イオン源から抽出されないように、ｔ３において終了すると、コンデンサの電荷（例えば、Ｕ_{ｔａｎｄｅｍ}）は、公称レベル７０４に戻る。

In embodiments, the minimal period (e.g., t 1 to t 4 ) of the charge pulses is sufficient to exceed the duration to charge the capacitors back to level 704 .
実施形態では、電荷パルスの最小周期（例えば、ｔ１～ｔ４）は、コンデンサをレベル７０４に戻すように充電するべき持続時間を超えるために十分である。

US11522525(RAYTHEON CO [US])
[0008] In one embodiment, each sample-and-hold circuit of the plurality of sample-and-hold circuits includes a plurality of GaN HEMTs arranged in a gate-bootstrapping stage and a sample-and-hold stage.
【０００８】
  一実施形態では、複数のサンプル・アンド・ホールド回路の各サンプル・アンド・ホールド回路は、ゲートブートストラップ(gate-bootstrapping)段及びサンプル・アンド・ホールド段に配置された複数のGaN  HEMTを含む。

In some embodiments, the sample-and-hold stage includes a source follower and a switched current source configured to charge and/or discharge a capacitor to track a voltage of the input signal during a tracking period and to hold the capacitor charge during a holding period.
いくつかの実施形態では、サンプル・アンド・ホールド段は、トラッキング期間中に入力信号の電圧を追跡し、ホールド期間中にコンデンサの電荷を保持するようにコンデンサを充電及び/又は放電するように構成されたソースフォロワー及び切り替え式電流ソースを含む。

In certain embodiments, the gate-bootstrapping stage is coupled to the source follower of the sample-and-hold stage to prevent large voltage swings of the input signal from allowing the capacitor to be charged and/or discharged during the holding period.
特定の実施形態では、ゲートブートストラップ段は、入力信号の大きい電圧変動がホールド期間中にコンデンサの充電及び/又は放電を可能にするのを防ぐために、サンプル・アンド・ホールド段のソースフォロワーに結合される。

US2022131071(LAM RES CORP [US])
Introduction
【００１８】
序論

[0018] Electronic devices use integrated circuits including memory to store data.
電子機器は、メモリを含む集積回路を使用してデータを記憶する。

One type of memory that is commonly used in electronic circuits is DRAM.
電子回路で一般的に使用されるメモリの１つのタイプは、ＤＲＡＭである。

DRAM stores each bit of data in separate capacitors of an integrated circuit.
ＤＲＡＭは、集積回路の別個のコンデンサにデータの各ビットを記憶する。

The capacitors can either be charged or discharged, representing two states of a bit.
コンデンサは、ビットの２つの状態を表す、充電または放電のいずれかが可能である。

The electric charge of the capacitors slowly leaks off, so data is gradually lost unless capacitor charge is refreshed periodically.
コンデンサの電荷はゆっくりと漏れ出すため、コンデンサの充電を定期的にリフレッシュしない限り、データは徐々に失われる。

DRAM is a type of volatile memory, in contrast to non-volatile memory, since data is lost when power is removed.
ＤＲＡＭは、電源を切るとデータが失われるため、不揮発性メモリとは対照的に揮発性メモリの一種である。

US11108957(MICROSOFT TECHNOLOGY LICENSING LLC [US])
[0061] Returning to FIG. 5, at 540 , method 500 includes reading out a first amount of charge accumulated at the first collection terminal over the first duration.
【００４７】
  図5に戻ると、540において方法500は、第１持続時間にわたり第１収集端子で蓄積された電荷に係る第１量を読み出すことを含む。

The first amount of charge may be read out in the analog domain, and not be directed to the ADC.
第１電荷量は、アナログ領域において読み出されてよく、そして、ADCに向けられない。

Continuing at 550 , method 500 includes reading out a second amount of charge accumulated at the second collection terminal over the second duration.
550で続けると、方法500は、第２持続時間にわたり第２収集端子で蓄積された電荷に係る第２量を読み出すことを含む。

The first and second amounts of charge may be read out in the analog domain, and not be directed to the ADC.
第１および第２電荷量は、アナログ領域において読み出されてもよく、そして、ADCに向けられない。

Alternatively, the first and second amounts of charge may be readout in a way where a lower ADC bit depth is feasible for making a comparison.
代替的に、第１および第２量の電荷は、比較を行うために、より低いADCビット深度が実現可能な方法で読み出されてよい。

US11733172(KLA CORP [US])
[0075] The detector 110 may include any type of optical detector known in the art suitable for measuring illumination received from the sample 112 .
【００６６】
  検出器１１０は、試料１１２から受けた照明を測定するのに適した、当技術分野で知られている任意のタイプの光検出器を含むことができる。

For example, a detector 110 may include
例えば、検出器１１０は、

a sensor suitable for generating one or more images of a static sample 112 (e.g., in a static mode of operation) such as, but is not limited to,

a charge-coupled device (CCD), a complementary metal-oxide-semiconductor (CMOS) sensor, a photomultiplier tube (PMT) array, or an avalanche photodiode (APD) array.
電荷結合素子（ＣＣＤ）、相補型金属酸化膜半導体（ＣＭＯＳ）センサ、光電子増倍管（ＰＭＴ）アレイ、またはアバランシェフォトダイオード（ＡＰＤ）アレイ

等であるが、それらに限定されない、静的試料１１２の１つ以上の画像（例えば、静的動作モードである）を生成するために好適なセンサを含んでもよい。

Further, the detector 110 may include a multi-tap sensor having two or more taps per pixel including, but not limited to, a multi-tap CMOS sensor.
さらに、検出器１１０は、限定はしないが、マルチタップＣＭＯＳセンサを含む、ピクセル当たり２つ以上のタップを有するマルチタップセンサを含み得る。

In this regard, charge in a multi-tap pixel may be directed to any selected tap during an exposure window based on one or more drive signals to the pixel.
この点に関して、マルチタップピクセル内の電荷は、ピクセルへの１つまたは複数の駆動信号に基づいて、露光ウィンドウ中に任意の選択されたタップに向けられ得る。

US11260449(XEROX CORP [US])
[0044] The molten aluminum flows downward to form a charge of molten aluminum 710 .
【００４４】
    溶融アルミニウムは下方に流れ、溶融アルミニウム７１０の電荷を形成する。

Charge of molten aluminum 710 is contained primarily within a pump chamber of nozzle pump 300 .
溶融アルミニウム７１０の電荷は、主にノズルポンプ３００のポンプチャンバ内に封じ込められる。

Electromagnetic coil 510 is shaped to surround nozzle pump 300 .
電磁コイル５１０は、ノズルポンプ３００を取り囲むように成形される。

The pressure on the inert gas 142 inside nozzle pump 300 is adjusted to overcome surface tension at the nozzle 410 in order to form a convex meniscus (not shown).
ノズルポンプ３００内の不活性ガス１４２上の圧力は、凸状メニスカス（図示せず）を形成するために、ノズル４１０での表面張力を克服するように調整される。

This pressure is determined by Young's law as P=2×surface tension/orifice radius of the nozzle 410 .
この圧力は、ヤングの法則により、Ｐ＝２×表面張力／ノズル４１０のオリフィス半径として決定される。

US11005301(BOEING CO [US])
[0039] FIG. 4 is a graph showing the current through the transmit coil 2 a (seen in FIG. 3) over a time interval during which the state of the switch S 1 of the resonant inductive power transmitter 1 changes from closed to open. 
【００２７】
  図４は、共鳴誘導電力送信器１のスイッチＳ１の状態が閉から開に変化するタイムインターバルにおける送信コイル２ａ（図３に示す）を通る電流を示すグラフである。

FIG. 4 shows what happens to the current through transmit coil 2 a having inductance L1 as switch S 1 transitions from a closed state to an open state.
図４は、スイッチＳ１が閉状態から開状態へ遷移する際に、インダクタンスＬ_１を有する送信コイル２ａを通る電流に起こることを示している。

At time t0 , the switch S 1 is closed, so current is divided between transmit coil 2 a having inductance L1 and coil 2 b having inductance L2 ,
時刻ｔ_０において、スイッチＳ１が閉じられ、インダクタンスＬ_１を有する送信コイル２ａとインダクタンスＬ_２を有するコイル２ｂとの間で電流が分割される。

which for simplicity are assumed herein (for the purpose of illustration only) to have equal inductance values.
ここでは、簡潔性のために（説明のみを目的として）、両コイルが等しいインダクタンス値を有すると仮定される。

At time t0 , the current is zero; all the charge is stored as positive voltage in capacitor 6 (shown in FIG. 3). 
時刻ｔ_０では、電流はゼロであり；すべての電荷は正の電圧としてコンデンサ６に蓄積される（図３に示される）。

US11862691(RAYTHEON CO [US])
[0015] In one embodiment, a second dielectric with more suitable material properties may be selectively or non-selectively disposed on the above structure.
【００１５】
  一実施形態では、より適切な材料特性を有する第２の誘電体が、選択的又は非選択的に上述の構造上に配置されてもよい。

This second dielectric would extend over the gate; and fixed, immobile electric charge disposed in portions of the dielectric layer,
この第２の誘電体は、ゲートを覆って延び、固定された不動の電荷は、誘電体層の一部分に配置され、

a portion of such charge being disposed in the dielectric layer over an upper surface of the gate
そのような電荷の一部分は、ゲートの上面を覆って誘電体層に配置され、

and another portion of the charge being disposed in the dielectric layer in the region extending from the upper surface of the gate to a location between the gate and the drain.
電荷の別の一部分は、ゲートの上面からゲートとドレインとの間の位置に延びる領域内の誘電体層に配置される。

[0016] With such an arrangement, the charge in the dielectric layer effectively substitutes for a conventional thin-film metal field plate.

【００１６】
  このような配置では、誘電体層中の電荷は、従来の薄膜金属フィールドプレートに有効に置き換わる。

The charged dielectric region acts as a self-biased field plate that can produce an electric field to modify the electric field distribution in the transistor and reduce the value of the maximum electric field. 
帯電した誘電体領域は、トランジスタ内の電界分布を修正し、最大電界の値を減少させるために電界を生成することができる自己バイアスフィールドプレートとして作用する。