介して接続

US9276538
"9. A system comprising:
a drain voltage supply;
a control voltage supply; and
an integrated circuit (IC) coupled with the drain voltage supply and the control voltage supply, the IC comprising:
a low noise amplifier (LNA);
a first field effect transistor (FET) with a first gate contact coupled with the control voltage supply, and a first drain contact coupled with the drain voltage supply through a resistor;
a second FET with a second gate contact coupled with the first drain contact, a second drain contact coupled with the drain voltage supply, and a source contact coupled with the LNA; and
a diode electrically coupled with and positioned between the source contact and the LNA."

ﾄﾞﾚｲﾝ電圧源と､  制御電圧源と､  前記ﾄﾞﾚｲﾝ電圧源および前記制御電圧源に接続される集積回路(IC)と､を備え､  前記ICは､    低雑音増幅器(LNA)と､    前記制御電圧源に接続される第1ｹﾞｰﾄ接点と､前記ﾄﾞﾚｲﾝ電圧源に抵抗を介して接続される第1ﾄﾞﾚｲﾝ接点と､を有する第1電界効果ﾄﾗﾝｼﾞｽﾀ(FET)と､    前記第1ﾄﾞﾚｲﾝ接点に接続される第2ｹﾞｰﾄ接点と､前記ﾄﾞﾚｲﾝ電圧源に接続される第2ﾄﾞﾚｲﾝ接点と､前記LNAに接続される第1ｿｰｽ接点とを有する第2FETと､    電気的に前記第2ｿｰｽ接点と前記LNAの間の位置に接続されるﾀﾞｲｵｰﾄﾞと､を備える､ｼｽﾃﾑ｡

US2012164474
"1. A pixel circuit comprising: 
a driving transistor for conveying a driving current through a light emitting device during an emission cycle, the driving current being conveyed according to programming information; 
a capacitor coupled in series between a gate terminal of the driving transistor and a line conveying compensation signals; and 
a switching transistor coupled between the gate terminal of the driving transistor and a terminal of the driving transistor other than the gate terminal, 
wherein the capacitor and the driving transistor are coupled via the switching transistor such that while the switching transistor is turned on, a compensation current is conveyed through the driving transistor, the switching transistor, and across the storage capacitor while the gate terminal of the driving transistor adjusts according to the compensation current. "

エミッションサイクル中、発光デバイスを介して駆動電流を搬送するための駆動トランジスタであって、前記駆動電流がプログラミング情報に基づいて搬送されることを特徴とする駆動トランジスタと  駆動トランジスタのゲート端子と補償信号を搬送するラインとの間に直列に結合されたコンデンサと、  駆動トランジスタのゲート端子とゲート端子以外の駆動トランジスタの端子との間に結合されたスイッチングトランジスタとを有するピクセル回路であって、  スイッチングトランジスタがオンの状態で、補償電流が、駆動トランジスタのゲート端子が補償電流によって調整されている間、ストレージコンデンサ、駆動トランジスタ、スイッチングトランジスタにわたって搬送されるように、コンデンサ及び駆動トランジスタは、スイッチングトランジスタを介して接続されることを特徴とするピクセル回路。

WO2016086235
"54. The theater of claim 44, wherein said prelude space and said corridor are connected through at least one opening having no door."

前記前兆空間および前記回廊は、ドアを有しない少なくとも１つの開口を介して接続されている、請求項４４に記載の劇場。

WO2014036363
"27. A system in accordance with claim 25, further comprising at least one rendering computer networked with a user interface associated with said one or more monitors or touchscreen displays."

前記一つ又は複数のモニター若しくはタッチスクリーンディスプレイと関連付けられるユーザーインターフェースとネットワークを介して接続されたレンダリング用コンピューターを少なくとも一つ備える請求項２５に記載のシステム。

WO2013059377
"1 . A method of controlling transmission of data from a wireless device to a receiver connected via a communication channel, the method comprising: 
an application executing on the wireless device providing an estimate of end-to-end bandwidth of the communication channel; 
receiving at the application from wireless access circuitry in the wireless device at least one communication-related parameter; 
modifying in the application the estimate of end-to-end bandwidth using the at least one communication-related parameter. 2. "

無線装置から、通信チャンネルを介して接続された受信器へのデータ伝送を制御する方法であって、  前記無線装置上で実行されているアプリケーションが、前記通信チャンネルのエンドツーエンドの帯域幅の推定を提供するステップと、  前記アプリケーションが、前記無線装置中の無線アクセス回路から、少なくとも一通信関連パラメータを受け取るステップと、  前記アプリケーションにおいて、前記少なくとも一通信関連パラメータを用いて、前記エンドツーエンド帯域幅の推定を修正するステップとを有する方法。

WO2005033820
"In the embodiment of Figure 7, a first transistor 204 has its emitter connected to a current source 201 and is operating at a first current density. The first transistor is coupled via a common base to a second transistor 205 which is operating at second lower current density than the current density of transistor 204. The first transistor is also coupled to the non-inverting input of an amplifier 206. The inverting input of the amplifier is coupled via a first resistor 202 to the emitter of the second transistor 205. It is also coupled via a second resistor 207 to the output of the amplifier 206, at which the reference voltage Vref is monitored. As discussed above, the current through resistors 202 and 207 is a PTAT current and the output voltage is the base-emitter voltage of 204 (CTAT) plus the voltage drop over 207 (PTAT). When the PTAT and CTAT voltages are balanced, the voltage reference will have no temperature coefficient. "

図７の実施形態においては、第１のトランジスタ２０４が、電流源２０１に接続されたエミッタを有し、第１の電流密度で動作している。第１のトランジスタは、トランジスタ２０４の電流密度よりも低い第２の電流密度で動作している第２のトランジスタ２０５に、共通のベースを介して接続されている。第１のトランジスタは、増幅器２０６の非反転入力にも接続されている。増幅器の反転入力は、第１の抵抗２０２を介して第２のトランジスタ２０５のエミッタに接続されている。また、第２の抵抗２０７を介して増幅器２０６の出力にも接続されており、この出力において基準電圧Ｖｒｅｆが監視される。上述のように、抵抗２０２および２０７を通る電流はＰＴＡＴ電流であり、出力電圧は２０４（ＣＴＡＴ）のベース・エミッタ電圧と２０７（ＰＴＡＴ）での電圧降下の和である。ＰＴＡＴ電圧とＣＴＡＴ電圧とが平衡化されている場合、電圧基準は温度係数を有しない。