US2022367552(SONY SEMICONDUCTOR SOLUTIONS CORP [JP])
[0110] The semiconductor layer 100 S includes, for example, a first pinning region 113 and a second pinning region 116 .
【0050】
半導体層100Sには、例えば、第1ピニング領域113および第2ピニング領域116が設けられている。
The first pinning region 113 is provided in proximity to the back surface of the semiconductor layer 100 S, and is disposed between the n-type semiconductor region 114 and the fixed electric charge film 112 .
第1ピニング領域113は、半導体層100Sの裏面近傍に設けられており、n型半導体領域114と固定電荷膜112との間に配置されている。
The second pinning region 116 is provided on a side surface of the pixel separation section 117 , specifically, between the pixel separation section 117 and the p-well layer 115 or the n-type semiconductor region 114 .
第2ピニング領域116は、画素分離部117の側面、具体的には、画素分離部117とpウェル層115またはn型半導体領域114との間に設けられている。
The first pinning region 113 and the second pinning region 116 each include, for example, a p-type semiconductor region.
第1ピニング領域113および第2ピニング領域116は、例えば、p型半導体領域により構成されている。
※コメント投稿者のブログIDはブログ作成者のみに通知されます