増幅トランジスタ

Ludwig

amplifying transistor: 1

amplification transistor: 0

amplifier transistor: 1

WO2019013964
[0003] To provide an accurate clock signal, it is conventional for an integrated circuit to include a crystal oscillator that uses a piezoelectric resonator.
【０００３】
  [0003]  正確なクロック信号を供給するために、集積回路が、圧電共振器子（piezoelectric resonator）を使用する水晶発振器を含むのが通例である。

Due to their compact design, the great majority of crystal oscillators are Pierce oscillators such as an oscillator 100 of Figure 1.
それらの小型設計により、大多数の水晶発振器が、図１の発振器１００のようなピアス発振器（Pierce oscillators）である。

A crystal or piezoelectric resonator 105 has a terminal driving a gate of an NMOS transconductance amplifier transistor Mnl and another terminal connected to its drain. A load capacitor C2 connects between the drain of transistor Mnl and ground. 
水晶振動子（crystal）または圧電共振子１０５は、ＮＭＯＳトランスコンダクタンス増幅トランジスタＭｎ１のゲートを駆動する端子と、そのドレインに接続された別の端子とを有する。

WO2018186776
It is also possible to do the N portions partition wholly or partly at the amplifying transistors themselves on a time basis into a series of pulses.
【００３２】
  Ｎ個の部分区分を、増幅トランジスタ自体で時間ベースで完全にまたは部分的に一連のパルスに分割することも可能である。

For example, each of the amplifier sections may have its gate drive and gate bias individually adjusted so that it conducts current at a time in sequence and not simultaneously, which has the same effect as inputting a signal with a series of pulses.
たとえば、各増幅器セクションのゲート駆動とゲートバイアスを個別に調整して、同時にではなく順番に電流を流すことができ、これは、一連のパルスで信号を入力するのと同じ効果がある。

US10615835
[0034] For the purpose of description, it will be understood that each PA ( 60 ) of FIG. 2 can be implemented in a number of ways. 
【００２３】
  説明目的のため理解されることだが、図２の各ＰＡ（６０）は、一定数の態様で実装可能である。

FIGS. 3A-3E show non-limiting examples of how such a PA can be configured. 
図３Ａ～３Ｅは、かかるＰＡが構成され得る態様についての非制限的な例を示す。

FIG. 3A shows an example PA having an amplifying transistor 64 ,
図３Ａは、増幅トランジスタ６４を有する代表的なＰＡを示す。

where an input RF signal (RF_in) is provided to a base of the transistor 64 , and an amplified RF signal (RF_out) is output through a collector of the transistor 64 .
ここで、入力ＲＦ信号（ＲＦ＿ｉｎ）がトランジスタ６４のベースへと与えられ、増幅されたＲＦ信号（ＲＦ＿ｏｕｔ）がトランジスタ６４のコレクタを介して出力される。

US8441322
[0017] Referring to FIG. 1, there is shown a schematic diagram of a differential, feed forward amplifier circuit 100 having cross-strapped error amplifiers, in accordance with an exemplary embodiment.
【００１５】
  図１を用いて、具体的な実施例に係る、交差結着エラー増幅器を有する差動、フィードフォワード増幅器回路１００の概略図を示す。

The amplifier circuit 100 , being a differential amplifier, includes a first leg 102 a and a second leg 102 b .
差動増幅器である増幅器回路１００は、第１の脚１０２ａおよび第２の脚１０２ｂを有する。

Included within the first leg 102 a is a first initial amplifier stage 104 a that includes, for example, amplifying field effect transistors (FETs) Q1a , Q2a and associated matching output circuit devices 106 a .
例えば電界効果トランジスター（ＦＥＴｓ）Ｑ_１ａ，Ｑ_２ａおよび関連付けられた適合出力回路装置１０６ａを含む第１初期増幅器段階１０４ａが、第１の脚１０２ａ内に含まれる。

It should be understood, however, that a different number of transistor devices or transistor device types may be used in the first initial amplifier stage 104 a .
しかし、第１初期増幅器段階１０４ａにおいて、トランジスター装置またはトランジスター装置の形式を異なる数で用いてもよいことは理解されるべきである。

Similarly, the second leg 102 a includes a second initial amplifier stage 104 b that includes, for example, amplifying transistors Q1b , Q2b and associated matching output circuit devices 106 b.
同様に、第２の脚１０２ａは、例えば増幅トランジスターＱ_１ｂ，Ｑ_２ｂおよび関連付けられた適合出力回路装置１０６ｂを含む第２初期増幅器段階１０４ｂを含む。