ベースバンド処理のLE数

UNSWのサイトからダウンロードしたverilogのソースコードを，
とりあえずそのままコンパイルしてみました．

警告はいくつかでるものの，あっさりとコンパイル完了．
NAMURUがAlteraのCyclone IIIで動作しているわけですから，
当然といえば当然．

LE数を見てみると，12チャンネルのベースバンド処理で，全体の
半分にも満たない程度．Nios IIのLE数は2k程度なので，まだまだ
余裕があります．

さすがに倍の24チャンネルは無理でも，18チャンネルくらいは問題
なさそう．フロントエンドにMAX2769を2個搭載して，GPS+GLONASS
受信機にするのも良いかも．

夢が広がる．

フロントエンド基板の設計

DE0-Nanoに信号が問題なく取り込めることが確認できたので，
フロントエンド基板の設計を始めました．

搭載するフロントエンドは，RAKONのGRM7520というモジュールに
なります．すでにディスコンですが，サンプル品が手元に余って
いますので，有効活用します．

リフローのためにマスクを製作しないといけませんが，それでも
基板と実装費込みで1枚3000円程度には収めたいです．

20枚くらい製造しないと割りに合わないけど，需要あるのかな…

フロントエンドの接続

SiGe社のフロントエンドICであるSE4110Lの評価基板が
手元にあったので，とりあずDE0-Nanoに接続して信号を
取り込んでみることにしました．

DE0-Nanoに取り込んだ信号は，ラッチした後にGPIOピン
から出力し，それをカメレオンUSB FX2でPCに取り込み，
ソフトウェア受信機で受信を確認します．



数年ぶりのFPGAで，たったこれだけに一時間も掛かって
しまいました…

module signal(CLK, SGN, MAG, CLK_Out, SGN_Out, MAG_Out);
   input CLK, SGN, MAG;
   output CLK_Out, SGN_Out, MAG_Out;
   reg SGN_Reg, MAG_Reg;
	
   assign CLK_Out = CLK;
   assign SGN_Out = SGN_Reg;
   assign MAG_Out = MAG_Reg;
	
   always @(posedge CLK)
   begin
      SGN_Reg <= SGN;
      MAG_Reg <= MAG;
   end
endmodule

PCに取り込んだ信号は，ソフトウェア受信機で無事に受信が
確認できました．FPGAに信号が正常に取り込まれてさえいれば，
後はソフトウェア受信機の相関処理と同じデジタル信号処理です．

がんばってNAMURUを移植しよう．