デシメーションフィルタ

9/2付けの記事「Δ∑変調とAD変換」の続きです。
Δ∑変調式のAD変換器では、1ビットのΔ∑変調信号をディジタルローパスフィルタに入力し、マルチビットのディジタル信号に復調してAD変換値として出力しますが、このディジタルフィルタは一般に「デシメーションフィルタ」と呼ばれます。

デシメーションフィルタの内容については、「ΔΣ変調器から出力された1ビット信号の量子化雑音をディジタルローパスフィルタで除去してから、標本化周波数を間引いて（ダウンサンプリング）マルチビット化する」というような説明がよくみられますが、具体的にどのようなメカニズムなのかについて解説している記述はWeb上にも少ないようです。（誰か知ってたら教えてください。m(_ _)m ）

そこで、想像をめぐらし理屈上可能であるという観点から、デシメーションフィルタの動作メカニズムを考えてみました。で、はたと思いついた方法は実に簡単なものです。

図を見れば一目瞭然ですが、Δ∑変調信号をマルチビットのディジタル信号に復調するのは、単なるパルスカウンタです。一定時間毎にビットをカウント（加算：積算）することにより加算平均（ローパスフィルタ）がなされ、同時にダウンサンプリングされることになります。パルスカウンタは単体のデバイスとして昔よく使ったものですが、ディジタルフィルタとダウンサンプラの仕事をするとは思ってもみませんでした。でも、たぶん理屈は合ってるはずです。

また、このビットカウントの理屈では、オーバーサンプリング時間とダウンサンプリング時間の比が大きいほど量子化精度が上がり、オーバーサンプリング時間が短いほど、高周波までAD変換できるという一般論も説明していますね。

関連記事：「ΔΣ変調とAD変換」2009-09-02