負荷の定電流駆動（電圧電流変換）

定電流源は一般に、図のように丸を重ねた瓢箪（ひょうたん）のような図記号で表します。
オペアンプのフィードバックラインは定電流ですから、ここに負荷を挿入すれば定電流駆動になります（右上）。しかし、この回路で流せる電流値はオペアンプのドライブ能力がリミットですから数十mAが限界です。

そこで、もっと大きな定電流を負荷に流したい場合は、トランジスタを使って下図のような回路を構成します。両回路とも定電流回路の定番です。

両回路において、INに-2Vを入力すると負荷に200mAの電流が流れ、-10Vを入力すると1Aの電流が流れます。動作メカニズムについては、エミッタ接地型の方は分かりやすいですね。コレクタ接地型は、いかにもオペアンプの動作特性を利用して設計していると言わんばかりのカッコイイ回路です。これが定電流動作となるメカニズムについては、はい、皆さんで考えてみてくださいね～。（＾＾）ヒントは差動増幅回路ですよ～。


関連記事：
定電流① 2010-01-08
オペアンプ入門④反転増幅回路と応用 2010-02-01

励磁電流の話（トランス）

ここ数日、暇つぶしと勉強のためにスイッチング電源の設計を試みておったのですが、図のように全体の構想をしたものの、最後に残ったのは回路図の上方にあるトランス（3：1）を如何にして手に入れるかということでした。
（制御回路は真に受けないでください。まだ動作の検証ができていません。）

リング状のフェライトコアに1次巻線と2次巻線を巻いて作ろうと思いましたが、巻線比は3：1と決めているものの、30巻：10巻、300巻：100巻、3000巻：1000巻、と比率だけではどれも成り立ってしまいます。しかし実際はこのどれでもよいわけではなく、1次巻線のターン数は一意的に決まらなければならないのは言うまでもありません。

ポイントはトランスの「励磁電流」です。励磁電流は1次巻線と2次巻線を磁気結合するために、1次側に必ず流れなければならない電流であり、2次側が開放（無負荷）の状態で1次側に流れる電流のこととも言えます。

■そして一般に、励磁電流の大きさは、トランスの電流容量の1/100程度と言われています。これが答えです。

励磁電流を決めるトランスのインピーダンスは、1次巻線の自己インダクタンスのみです。自己インダクタンスは1次巻線、あるいは2次巻線それぞれのインダクタンスです。

例えば、フェライトコアに1次巻線のみ巻いたとします。これは単なるコアを有したひとつのコイル（インダクタ）ですね。このコイルのインダクタンス（H）は巻き線のターン数やコアの透磁率、コアの断面積等で決まります。これが1次巻線の自己インダクタンスです。この状態で同じコアに2次巻線を巻いたとしても、1次側の自己インダクタンスは変化しません。同じ理由で2次巻線にも自己インダクタンスが存在します。

となれば、懸案のスイッチング電源用トランスの1次巻線のターン数が求められそうです。前図のスイッチング電源の2次巻線からは最大2Aを取出す予定ですから、励磁電流はその1/100の20mA以下にすればよいわけです。ここでは10mAとしましょう。

V / ωL＝10m（A） L：1次巻線のインダクタンス

このスイッチング電源は最大電圧：140V、240kHzの矩形波を1次巻線に入力しますので、

140（V）/（2π・240k・L）＝10m（A）

この式からLを計算すると、L＝9.28mHとなります。
よって1次巻線の自己インダクタンスが9.28mHになるターン数だけ、線を巻けばよいということになります。

【参考】
L：自己インダクタンス
M：相互インダクタンス
e1：1次側に発生する起電力
e2：2次側に発生する起電力
とすると

e1＝L1・d(I1)/dt＋M・d(I2)/dt
e2＝L2・d(I2)/dt＋M・d(I1)/dt

M×M＝N1φ1 /I1 × N2φ2 /I2 （φ：磁界［磁力］　φ＝NI　L＝N2）
M2＝L1×L2　M＝√（L1×L2）

関連記事：
トランス（変圧器）の原理① 2009-10-21
M62213Pのサンプル回路（フライバック型） 2010-08-29

電子機器組立て 2級 回路解説（アナログ）

この回路は焦電型赤外線センサ（P7178）を対人センサとして使い、センサの周囲に人気がなくなれば一定時間後にリレーをOFFするためのタイマー回路（後段のディジタル回路）にトリガ信号を出力する回路です。（人を検出したときにトリガを出力）

では各部の動作点（DCレベル）から見ていきましょう。まずセンサは何も検出していないものとして考えます。センサ出力はDC1V、初段のオペアンプの直流ゲインは×1ですから出力電圧（pin1）はセンサ出力と同じく1Vです。2段目のオペアンプとの結合はC5（47μ）でカップリングされているので、初段の出力は2段目に影響を与えません。

2段目のプラス入力端の電圧はR8とR16との分圧値の1.1Vです。2段目の直流ゲインも×1ですから、出力（pin7）とマイナス入力端（pin5）も1.1Vです。

終段はしきい値の異なる2つのコンパレータ回路です。2段目の出力とこの終段もC7（47μ）でカップリングされているので、2段目の出力は終段に影響を与えません。

上のコンパレータのプラス入力端は2.5V、マイナス入力端は3.75Vですから出力はLoです。下のコンパレータのプラス入力端は1.25V、マイナス入力端は2.5Vですから、これも出力はLoです。この両者の出力をNOR回路（74HC02）が受けて、NOR回路の出力が［SIG］であり、ディジタル回路へのトリガとなります。いまの場合は入力が共にLoですから［SIG］はHiです。［SIG］がLoになるとディジタル回路の入力はトリガされます。

C7のプラス側の電圧は2.5V、マイナス側の電圧は1.1Vですから、C7にはある程度の電荷がたまります。D8は回路電源を落としたときに、この電荷を放電するためのものでしょう。

以上が、センサ無感知状態における各部の動作点です。コンパレータ回路に着目すると、センサが対象を検出することにより、上のコンパレータのプラス入力端が3.75Vを超えるか、または下のコンパレータのマイナス入力端が1.25Vを下回れば［SIG］はLoとなり、ディジタル回路の入力がトリガされます。実際にはR18とC11によって時定数（10mSec）を持たせていますが、これはコンパレータにヒステリシス（シュミットトリガ）を設けていないため、チャタリング防止を目的としてのことでしょう。

続いて交流的な動作を見ていきましょう。初段のオペアンプはバンドパスフィルタを構成しており、通過帯域は0.06～8Hzで、この帯域のゲインは1＋R2/R1＝40倍です。2段目に1.1Vのオフセットを設けてあるのは、センサは動作点の1Vをニュートラルとして交流信号を出力するので、センサの動作点以下の信号を受けるためです。また2段目も80Hz以上をカットするハイパスフィルタを構成しており、通過帯域のゲインは－R5/R4＝39倍です。よって0.06～8Hzの帯域のトータルゲインは1560倍となります。センサの最大出力電圧が10mVとすると、計算値として15.6Vに増幅されます。なお、フィルタの次数はすべて1次です。

ということで、アナログ部の説明はおおむね以上です。
Good Luck！

関連記事：電子機器組立2級　回路解説（ディジタル）2010-09-09

電子機器組立て 2級 回路解説（ディジタル）

この回路は、入力端子である［SIG］に信号パルス（アクティブLo）が入力されることにより、あらかじめ設定した数値がプリセットされ、その値からダウンカウントを始めます。ダウンカウントにより数値がゼロに達したら動作を停止してスタンバイ状態になります。また、数値がゼロに達するまでに次の信号パルスが［SIG］に入力されると、再び同じ設定値がプリセットされダウンカウントを継続します。リレーの接点出力は、ダウンカウント中はONスイッチングしており、カウント値がゼロになるとOFFスイッチングします。
（［SIG］端子は抵抗でプルアップされているものとします）

では具体的に回路動作を確認していきましょう。
スタンダードC-MOSの4538はタイマー回路を2個持っており、外付け部品によって1つをワンショットマルチ（単安定マルチバイブレータ）、もう1つを無安定マルチとして動作させています。

回路全体の動作タイミングは、この2つのタイマー回路によって決まります。具体的には、ワンショットマルチと無安定マルチの出力が共にHiになった時点で、非同期カウンタの4024がリセットされ、アップダウンカウンタの74HC190が4bitの設定値（S2）をロード（プリセット）します。そして、無安定マルチの次のパルス（Hi）によってダウンカウントが開始されます。

少し詳しく見てみましょう。信号入力端子［SIG］がトリガ（Loパルス入力）されると、ワンショットマルチは図に示しているような3.5secのHiパルスを出力します。一方、無安定マルチは、これも図のように、0.45secの周期でHiパルス（1.16sec）を常時出力しています。ということは、3.5secのワンパルスの間に7回、ワンショットマルチと無安定マルチの出力が共にHiになるということです。このタイミングは1回だけでシステムリセットがかかりますから、残りの6回は予備と考えればいいでしょう。

さて、ワンショットマルチの出力は74HC74（1/2）のD端子に、無安定マルチの出力は同じく74HC74（1/2）のCK端子に入力されています。74HC74はCKがトリガされるとDに入力されている論理値（Hi or Lo）をQに出力しその値を保持します。（論理値を保持するデバイスをフリップ・フロップといいます）。Q-はQの逆論理値を出力します。いまQはHiになっています。行き先を追ってみましょう。74HC02の5pinに入っています。ここで74HC02はNOR回路が2個直列になっていますが、これは1つのOR回路と見なせます。とすると、非同期カウンタの4024がリセットされることがわかりますね。

次にQ-（Lo）の行き先を追ってみましょう。アップダウンカウンタ74HC190のLD端子に入っているのでスイッチS2で設定したディジタル値がロードされます。また74HC74（2/2）のCLR端子にも入っているので、74HC74（2/2）はリセットされてQ＝Lo、Q-＝Hiとなります。出力Q-は3.3kΩの抵抗を経てトランジスタ（TR1）のベースに入っており、Q-の値はHiですからトランジスタはスイッチングし、コレクタ電流によってリレーがONしLED3が点灯します。これでダウンカウント開始の準備が整いました。

無安定マルチは常時パルスを出力しているので、ワンショットマルチの出力期間（3.5sec）後も74HC74（1/2）のCKをトリガします。ワンショットパルス終了後はD端子がLoになるので、ここでCKがトリガされるとQとQ-の論理値が入れ替わりQ＝Loになります。すると非同期カウンタ4024のリセットが解かれ、無安定マルチバイブレータのQ-出力が4024のCLK端子に入力されているので、4024はアップカウントを開始します。また、74HC74（2/2）のCLR端子はHiに切換りますが、CLRはLo入力によってリセットするという意味ですから、Hiの場合はQとQ-の論理値は保たれリレーはON状態を継続します。

さて4024はCLKに入力されたパルスを数えて（カウントして）Q1を最小桁（LSB）、Q7を最大桁（MSB）とする7桁（7bit）の2進数として出力します。これを各出力bitに注目して具体的に考えてみましょう。初期状態のQ1～Q7の出力はすべてLoです。CLKに1つ目のパルスが入力されるとQ1がHiになります。2つ目のパルスが入力されるとQ1はLoになり、このときQ2がHiになります。3つ目のパルスでQ1はまたHiになり、4つ目のパルスでLoになって、このときQ2がLoになりQ3がHiになります。カウンタICはこのようにして、入力されるパルスの数を数えていくデバイスです。

さて動作が見えてきましたか？つまりQ1～Q7のそれぞれのパルス周波数は、必ず1つ下位の桁の1/2になるということです。無安定マルチの出力周波数は約2Hz（周期：0.45sec）ですから、Q1の周波数は1Hz、Q2の周波数は0.5Hzです。周期として見れば、2倍、4倍、8倍と長くなっていき、Q7では約1分（Q1を1秒とすると64秒）になります。

この図では、4024のQ1、つまり1Hzのパルスを（NOR回路を経て）アップダウンカウンタ74HC190のCKに入力しています。アップもしくはダウンカウントの選択はU/D端子の論理値で決まり、Hiならばダウン、Loならばアップカウントになります（回路図参照）。また、最初のリセット時に74HC190は設定値を読込んでいるので、その値からのダウンカウントになります。プリセットされた設定値やカウント中の値はQA～QDの4bitに出力されます。そしてダウンカウントが進みこの4bitすべてがLo（2進数にてゼロ）になればMAX端子がHiを出力し、これがカウント終了の合図になります。

74HC190のMAX端子がHiになると74HC74（2/2）のCKをトリガし、D端子がHiなのでQがHiになりQ-がLoになります。つまりカウント終了によってQとQ-の論理値が入替わり、これによってトランジスタ（TR1）がOFFスイッチングし、リレーがOFFしLED3が消灯します。以上が回路動作の一連の流れです。

（補足）
7セグメントデコーダ4511は74HC190の4bitバイナリ（2進数）データを入力し、7セグメントのLEDで10進数として読めるようにデコードするデバイスです。

さて、74HC190がロードする設定値を4bitの最大値である1111にして、本回路を動作させるとどのような動作を示すでしょう？［SIG］がトリガされると7セグメントLEDは「F」（10進数の15）を表示し、リレーがONします。数値表示は、その後1秒間隔でE、D、C、B、A、9、8、7・・・と減少し、トリガから16秒後にゼロを表示しリレーがOFFします。この最大ダウンカウント時間：16秒をもっと長くするにはどうすればよいでしょうか？

そもそも、いまの試みでカウント時間が16秒になったのは、非同期カウンタ4024のQ1を74HC190のCKに入力していたからです。もしQ2をCKに入力すれば2秒間隔で7セグメントの数値が切替り、ダウンカウント終了までの時間は32秒になります。同様にQ4を入力すれば64秒になり、Q7の出力を使えばダウンカウント時間は1024秒、17分になるということですね。

関連記事：
電子機器組立2級　回路解説（アナログ） 2010-09-10
74HC74の応用（カウンタ） 2010-04-07

ハートレー発振回路（実際）

発振回路①がトランジスタを使用したもっともシンプルな回路です。発振回路②は初期の蛍光灯インバータ回路などによく用いられていました。発振周波数はω0＝1/√LC、f0＝1/（2π√LC）です。

ウィーンブリッジ発振回路も同様ですが、実際の発振回路では安定した発振を継続するために、アンプゲインを×1に保つように自動調整する回路が必ず付加されています。本回路図では、1S2076Aと0.1μによる整流・平滑回路が常時振幅を監視し、トランジスタのバイアス電流を調整して一定のゲインを保っています。ウィーンブリッジ発振回路ではFETを可変抵抗として使いAGC（オートゲインコントロール）回路を構成しています。

発振周波数を決めるLCの値が温度ドリフトなどでわずかに変化すると、周波数が少しずれますが、アンプゲインは厳密に×1を保たなければ発振が停止してしまいます。多少の周波数のずれは許容できても、発振回路が発振しなければお話になりませんね。

関連記事：
ハートレー発振回路（原理） 2007-09-16
ウィーンブリッジ発振回路 2010-09-02

ウィーンブリッジ発振回路

ウィーンブリッジ発振回路はオペアンプを用いた代表的なCR発振回路で、動作メカニズムの分かりやすい発振回路の一つです。点線より上が発振回路本体で、理屈上はFETも1kΩの固定抵抗でよいのですが、安定して発振を継続させるためには、点線の下の振幅安定化回路が必ず必要になります。これはすべての方式の発振回路について言えることです。

発振回路のアンプ出力はCRのバンドパスフィルタを通過してプラス入力端に入っています。バンドパスフィルタを構成するCRの値が各々同じであれば、ハイパスとローパスのf0が一致し、f0の振幅比は各々-3dB=1/√3ですから、バンドパスフィルタのf0での振幅比は(1/√3)×(1/√3)=1/3となります。またf0での位相はハイパスで45度進み、ローパスで45度遅れますから、バンドパスフィルタのf0での位相差は0（ゼロ）です。

ということはアンプ（非反転増幅器）ゲインを×3にすれば、ループゲインが×1、かつ入出力の位相差がゼロという発振条件が成り立ちf0の周波数で発振します。つまり、22kΩのフィードバック抵抗に対して10kΩと2SK30AのDS間抵抗の直列抵抗値が11kΩになればよいということです。

上記のように、理屈上は11kΩの固定抵抗でよいのですが、実際には温度上昇に伴う抵抗値の変化などでアンプゲインがドリフトし、出力は発散したり減衰したりして、安定した発振を継続することができません。

それで、FETのDS間抵抗を可変抵抗のように使用し、点線より下の回路で発振振幅を検出して、ループゲインが必ず×1になるように自動制御しているのです。具体的には発振出力をダイオード（1S2076A）で整流し、その積分値を2SK30Aのゲート電圧にしています。
（下のオペアンプは完全積分回路）
［2SK30Aについてはこちらを参照してください］

680kΩは振幅調整用抵抗です。この抵抗を小さくすれば、分流電流が増加する分、積分器に入力される電流が減少し、アンプゲインを×3に保つためには、大きな発振振幅が必要になります。つまり、この分流用抵抗を可変抵抗器にすれば、発振振幅を調整できることになりますね。

関連記事：ハートレー発振回路（原理） 2007-09-16