ＤＤＲ４の層構成

たまたま古い記事を見た

久しぶりに鳥さんのＷｅｂを見に行って

そこに紹介されていたページ

その記事にＤＤＲ４ガーバーで

信号層をＬ３とＬ５に割り振っていると紹介

他の層の割り振りは書いてなかったので推測

Ｌ１＝端子，部品，一部信号，一部電源（おそらくプルアップ電源）

Ｌ２＝ＧＮＤ

Ｌ３＝信号

Ｌ４＝ＧＮＤ

Ｌ５＝信号

Ｌ６＝ＧＮＤ

Ｌ７＝電源

Ｌ８＝端子，部品，一部電源

おそらくこんな感じじゃなかろうか

おそらくＤＤＲ４や５の仕事が廻ってくることは

無いだろう　けど

先端の基板はどうなっているか　を知る事は

今夜の晩飯を知ることより大事