半導体製造分野の国際的研究開発コンソーシアムであるＳＥＭＡＴＥＣＨ、半導体研究の業界団体ＳＲＣ、および米半導体工業会（ＳＩＡ）はこのほど、半導体の３次元積層（３Ｄ）技術向けの業界統一規格と、技術仕様構築を目指す共同研究プログラム「３Ｄイネーブルメント」を立ち上げたと発表した。
米ニューヨーク州立大学アルバニー校ナノスケール科学工学カレッジを拠点に、ＳＥＭＡＴＥＣＨとＳＲＣが従来行ってきた３Ｄプログラムを基盤として、革新的なアプリケーション向けに３Ｄ技術を活用するための業界インフラを構築する。
●企画の確立目指す
半導体分野での３Ｄとは、チップを垂直方向に重ね合わせ配線する集積化技術で、ウエハーそのものに貫通孔を開け、バンプで何重にも積層する「シリコン貫通電極（ＴＳＶ）」が知られている。
サイズ縮小と高性能、低消費電力を実現する技術として過去数年にわたって研究が進められてきたが、統一規格がなく、また主要製造パラメータの理解に限界があるため、いまだ量産技術として確立していないのが実情。
３Ｄイネーブルメントは、計測、計量、マイクロバンプ、ボンディング、ウエハー簿化、タイハンドリングなど、特に重要な領域での規格の確立を目指す。
これを実現するために、大学の研究プロジェクト支援も行う。
ＳＥＭＡＴＥＣＨのダン・アームブラストＣＥＯは、「新プログラムは、異なるサプライヤからのチップを集積した３Ｄ半導体の量産を早期に実現するのが目的」と説明した。
また、既に進行している３Ｄプログラムを活用して、ＳＩＡや大学などと協業することで、開発に伴うリスク、コスト低減を図ることもできると述べた。
【記事引用】 「電波新聞／２０１０年１２月１４日（火）／２面」
