BCL-LOOP12の回路を使って、MLAエレメントの違いをシミュレーションしてみました。
![](https://blogimg.goo.ne.jp/user_image/5a/93/08bab05ac1d79197df43085af2d62ac5.jpg)
MLAエレメントの等価モデリング回路は別図になりますが、EUからの情報を参照しました。
モデリングの回路は、公開の許可を取ってないので非公開とします。
緑色=出力トランスの2次側
赤色=入力トランスの2次側
曲線からはAMPのゲインが予測できます(設定はほぼ最大ゲイン)
![](https://blogimg.goo.ne.jp/user_image/0f/49/9e2098ca78f64d05ca06d4ba4f155b97.jpg)
LOOPの半径=0.5m
素材の直径=3mm
![](https://blogimg.goo.ne.jp/user_image/5f/aa/6de7e44cafcf81e846b2d1d414570ec9.jpg)
LOOPの半径=1.5m
素材の直径=3mm
![](https://blogimg.goo.ne.jp/user_image/54/05/3ed4fe7ee08c4bf18527a96dd549e74b.jpg)
LOOPの半径=0.5m
素材の直径=20mm
![](https://blogimg.goo.ne.jp/user_image/41/03/1a46c48662a119fc84a63e1e7524a874.jpg)
LOOPの半径=1.5m
素材の直径=20mm
結果からは
LOOPの大きさ、素材の直径が大きくなるほど、AMPへの入力レベルが上がる
LOOPの大きさが大きいほど低い方が最適化する。
LWとかMW狙いならLOOP径の大きい方が有利ですね<<当たり前か(笑
以上となりますが、LTspiceを使えば色々とシミュレーションが可能で、生かすも殺すもデバイスのモデリングだなと思いました。
![](https://blogimg.goo.ne.jp/user_image/5a/93/08bab05ac1d79197df43085af2d62ac5.jpg)
MLAエレメントの等価モデリング回路は別図になりますが、EUからの情報を参照しました。
モデリングの回路は、公開の許可を取ってないので非公開とします。
緑色=出力トランスの2次側
赤色=入力トランスの2次側
曲線からはAMPのゲインが予測できます(設定はほぼ最大ゲイン)
![](https://blogimg.goo.ne.jp/user_image/0f/49/9e2098ca78f64d05ca06d4ba4f155b97.jpg)
LOOPの半径=0.5m
素材の直径=3mm
![](https://blogimg.goo.ne.jp/user_image/5f/aa/6de7e44cafcf81e846b2d1d414570ec9.jpg)
LOOPの半径=1.5m
素材の直径=3mm
![](https://blogimg.goo.ne.jp/user_image/54/05/3ed4fe7ee08c4bf18527a96dd549e74b.jpg)
LOOPの半径=0.5m
素材の直径=20mm
![](https://blogimg.goo.ne.jp/user_image/41/03/1a46c48662a119fc84a63e1e7524a874.jpg)
LOOPの半径=1.5m
素材の直径=20mm
結果からは
LOOPの大きさ、素材の直径が大きくなるほど、AMPへの入力レベルが上がる
LOOPの大きさが大きいほど低い方が最適化する。
LWとかMW狙いならLOOP径の大きい方が有利ですね<<当たり前か(笑
以上となりますが、LTspiceを使えば色々とシミュレーションが可能で、生かすも殺すもデバイスのモデリングだなと思いました。
これは実機でもなんとなく感じてましたが、シミュレーションでも同じでしたので、ほぼ間違いないと思います。
WSML他のアクティブ非同調達も、一応シミュレーションは完了
対称回路の良い所と悪い所の裏をとれたのが収穫