”簡潔な”間欠タイマー回路を考えてみました。 ーその２ー

この記事には回路図が掲載されていますが、なんら動作を保証するものではありません。
参考にされる場合は、全てにおいて自己責任でお願い致しますぅ～＜（_ _）＞゛
*****************************************************************************************
以前、簡易な間欠タイマー回路ができないかと検討したことがありました（・_・） （・_・ ）ｳﾝｳﾝ

”簡潔な”間欠タイマー回路を考えてみました。

さて、これを使って何か作ろうかななどと眺めていたところ、

あれれ～この回路、何故ボルテージフォロアを組み込んだんだっけ？(｡´･ω･)ん? 

てなことになりました。

当時、いろいろと検討しているうちにそんなことになっていたようなのですが、今更ながら不要だったんじゃないかと思い検証してみることにしました。

＜ボルテージフォロアを外してみる＞

外す前の回路のときと大差なく、ONの時間とOFFの時間のバランスがとれる結果となりました。
ヒステリシス動作への影響は無かったようです。

そうかぁ、リレーのドライブにFETを使うことにしたから、ボルテージフォロアはいらなくなっていたんだよねぇ（-"_-）ゞ

＜トランジスタにしてみる＞

トランジスタにするとベース電流が流れるためでしょう、ONの時間とOFFの時間に大きな差がでてしまいます。
負荷側の回路によってはボルテージフォロアを入れた方が良いかもです。

＜トランジスタの回路に改めてボルテージフォロアを入れてみる＞

トランジスタの場合でも、ONの時間とOFFの時間のバランスがとれるようになりました。
FETだけの場合に比較して、ほんの少し差が出た感じもあるが気のせいか？

しかし・・・以前の回路ではFETを使用していながらボルテージフォロアを組み込んでいて、さらに充放電のルートがヘンな感じ・・・(ｰ。ｰ)
なんてこった、以前のは全然”簡潔”じゃなかったじゃん(>_<)

というわけで
改めて”簡潔な”間欠タイマー回路になりましたとさ。でめたしでめたし（-∀-）ヾ（＾_＾；）