2月17日のブログで紹介している8桁のストップウォッチをベースにして、8桁の周波数カウンタを製作しました。次のような仕様として設計を開始しました。
1)表示桁数 8桁
2)分解能 1Hz
3)表示更新周期 2秒
4)基準クロック FPGAボード搭載50MHzクロックまたは外部基準クロック（10MHz)を切り替え
5)入力信号レベル Nano-VNAの出力がカウントできること
6)測定範囲 200Hz～20MHz（目標）
第一の目的は、FPGA（VHDL)の学習ですので、仕様は二の次になっています。ほぼ1日で、コーディングおよび動作確認ができました。
プリアンプは2SC3355のエミッタ接地増幅回路を3.3Vで動作させ、固定バイアス回路としてVcc側3.3kΩ、GND側1kΩ、負荷抵抗（コレクタ側）は680Ωとしました。入力は0.1uFのコンデンサでAC結合とし、後段にTC7C14F（シュミットトリガ回路付インバータ）をVcc=3.3Vで動作させてFPGAに入力しています。
実際に試したところ1.5kHz～20MHzまで動作することが確認できました。低い周波数は、秋月電子の広帯域精密波形オシレータキットを信号源として使いましたが、1.5kHz以下はコンデンサを取り替える必要があったので、試していません。10kHz以上の周波数はNano-VNAを信号源として使用しました。20MHzまでは正常にカウントしましたが、21MHzはダメでした。上限周波数の要因となる原因は沢山ありますが、今回はプリアンプのゲイン不足が原因だとだと思われます。ブレッドボードで雑に組んだ回路で無調整なので、こんなもんでしょう。
GPSDOと組み合わせれば、±1Hz の読取り確度になるでしょう。
