V850付録基板とDWM付録基板の結線です。
最初、直接つないでみたときはうまく動きませんでした。試しに100Ω抵抗をはさんでみると動くようになりました。一応、いらないかもしれないけど10kΩでpull-upしています。このあたりの話がよく分かっていません。
合成結果ですがISE9.1で117slice(117/2448 = 4%)です。BRAMは5個(5/12 = 41%)使用しています。最大動作周波数は139.587MHzでした。
梅雨になると気力も体力もなくなってきます。夏が暑くなるとしおれてしまいます。
7/10追記 clkgenとdpramの作り方を書いておきます。
clkgenはDCMです。core generatorの「New Source Wizard - Select IP」ダイアログで「FPGA Features and Design」→「Clocking」→「Spartan-3E,Spartan-3A」→「Single DCM SP v9.1i」を選びます。
Xilinx Clocking Wizardが起動したら「CLKDV」のチェックボックスにチェックをいれて、「Input CLock Frequency」を33MHzにして、「Divide By Value」(分周)を14にします。
dpramはdual port ramです。core generatorの「New Source Wizard - Select IP」ダイアログで「Memories & Storage Elements」→「RAMs & ROMs」→「Dual Port Block Memory v6.3」を選びます。
Dual Port Memoryダイアログが起動したら「Width A」を8に、「DepthA」を9216にします。次に「WidthB」のリストボックスから8を選びます(順番があります。DepthAの倍数がリストから選べます)。PortAをWrite Only、PortBをRead Onlyにします。ここでGenerateボタンを押すとdpramのできあがりです。RAMですが初期値を入れることもできます。
FPGA V850 信号名 pin番号 pin番号 cs P49 (CN2 A17) P5.2 (CN3 5pin) sck P47 (CN2 A16) SCKB2 (CN3 3pin) mosi P48 (CN2 B16) SOB2 (CN3 2pin) rs P40 (CN2 A15) P5.3 (CN3 4pin)
最初、直接つないでみたときはうまく動きませんでした。試しに100Ω抵抗をはさんでみると動くようになりました。一応、いらないかもしれないけど10kΩでpull-upしています。このあたりの話がよく分かっていません。
合成結果ですがISE9.1で117slice(117/2448 = 4%)です。BRAMは5個(5/12 = 41%)使用しています。最大動作周波数は139.587MHzでした。
梅雨になると気力も体力もなくなってきます。夏が暑くなるとしおれてしまいます。
7/10追記 clkgenとdpramの作り方を書いておきます。
clkgenはDCMです。core generatorの「New Source Wizard - Select IP」ダイアログで「FPGA Features and Design」→「Clocking」→「Spartan-3E,Spartan-3A」→「Single DCM SP v9.1i」を選びます。
Xilinx Clocking Wizardが起動したら「CLKDV」のチェックボックスにチェックをいれて、「Input CLock Frequency」を33MHzにして、「Divide By Value」(分周)を14にします。
dpramはdual port ramです。core generatorの「New Source Wizard - Select IP」ダイアログで「Memories & Storage Elements」→「RAMs & ROMs」→「Dual Port Block Memory v6.3」を選びます。
Dual Port Memoryダイアログが起動したら「Width A」を8に、「DepthA」を9216にします。次に「WidthB」のリストボックスから8を選びます(順番があります。DepthAの倍数がリストから選べます)。PortAをWrite Only、PortBをRead Onlyにします。ここでGenerateボタンを押すとdpramのできあがりです。RAMですが初期値を入れることもできます。