現在用いられている半導体チップ(集積回路)はトップダウン方式で作られるのに対し、ナノテクノロジーではボトムアップ方式で集積回路を作成することを目指している(8/18参照)。
トップダウン方式では、まず清浄化したシリコンの表面を高分子などのマスクで覆う。必要な部分に光を当ててマスクを取り除く。この方法をフォトレジストという。マスクが取り除かれた部分を酸化すると、酸化ケイ素(酸化シリコン)が生じる。この材料は絶縁体であるので、この操作によって、分離した多くの素子を作成できる。半導体チップを作る行程では、各素子に不純物を導入してn型やｐ型にするとか素子間を金属で連結するなどをフォトレジストの操作を繰り返しつつ遂行する。
ボトムアップ方式では、例えばグラフェンナノリボンで作成したトランジスタを規則正しく並べ、さらに配線する必要がある。顕微鏡でも電子顕微鏡でも見えない無数の小さなナノ粒子を規則正しく並べることは、至難の技のように思われる。これに利用できると考えられているのが、自己アセンブリと呼ばれる現象である。自己アセンブリ(self-assembly)は、自己集合、自己組立、自己構築などと訳されているようであるが、あまりしっくり来ないので、ここでは自己アセンブリとしておこう。
自己アセンブリを説明するのによく用いられるのは、その一端に硫黄原子が付着した直線状の有機分子を、金板の表面に付着させる場合である。金原子と硫黄原子は結合するので、分子は硫黄原子を下にして金属表面上に並ぶ。この際、硫黄原子の間隔はほぼ一定となる。その理由は、硫黄原子が結合している金原子は周辺の金原子から電子を取り込んでいるため、硫黄原子は一定の距離の中にある金原子と結合しにくいからである。また、分子はほぼ平行に並ぶ。その理由は、分子間に比較的距離が離れていても作用するファンデアワールス力という力が働くためである。
ナノサイズのトランジスタを並べることができるのは、まだずっと先の話であろう。しかしながら、自己アセンブリの例はいくつも見つかっている。