Intelは、高性能パッケージングの開発を追求していく中、半導体基板向けの新材料として、ガラスに狙いを定めた。「ガラス基板を使用することで、電源供給を改善できる機能やジオメトリーを導入できるようになる」とする。
Intelは、高性能パッケージングの開発を追求していく中、半導体基板向けの新材料として、ガラスに狙いを定めた。
Intelのフェローであり、アセンブリ＆テストパスファインディング部門担当ディレクターを務めるPooya Tadayon氏は、2023年5月に開催したパッケージング関連のラウンドテーブルで、「ガラスは剛性に優れ、熱膨張率が低く、膨張や変形も少ないため、有機基板よりも優れている。
また、こうした特性から、ピッチを狭めるなどのスケーリングにおいても有利だ」と説明する。
同氏は、「ガラス基板を使用することで、電源供給を改善できる機能やジオメトリーを導入できるようになる」と続ける。
「ガラス基板の採用については、製造装置や製造プロセスの開発が進んでニーズが生まれるに伴って、段階的に進んで行くとみられる。
ガラスは、有機基板を置き換えるのではなく、共存していくことになるだろう」（Tadayon氏）
Intelの米国アリゾナ州の先端パッケージングラボで、パッケージング技術の研究開発に携わるIntelの研究者
出所：Intel
Intelの技術開発担当バイスプレジデントであり、アセンブリ／テスト技術開発インテグレーション部門担当ディレクターを兼任するTom Rucker氏は、「われわれは、高性能パッケージング開発の取り組みにおいて、SoC（System on Chip）からSiP（System in Package）への移行を進めてきた」と述べる。
「現在もこのような移行を積極的に進めており、当社の多くの製品シリーズで『EMIB（Embedded Multi-die Interconnect Bridge）』＊）の採用を進めているところだ。
同時に、3Dインターコネクトへの移行も進め、ダイスタッキングをサポートして、ダイ数の増加や、ジオメトリーの小型化、高性能化などを、全て1つのパッケージユニットで実現することができる」（Rucker氏）
＊）EMIB：シリコンベースのブリッジによって複数のダイを2次元に接続する技術。
製造技術でも柔軟性を実現
Intelのファウンドリーアドバンストパッケージング担当シニアディレクターを務めるMark Gardner氏は、「しかし、パッケージサイズが大きくなると、機械的な課題が発生する。このためわれわれは、性能の向上を急ぐことになった。
Tadayon氏が指摘しているように、基板にはたわみが生じやすいため、マザーボードに組み込むことが難しい」と付け加えた。
Gardner氏は、「もしわれわれがアセンブリの幅広いノウハウを持ち、アセンブリメーカー各社と協業することができれば、製造プロセスのシームレス化を実現して、顧客にさらなるサポートを提供できるのではないか」と述べる。
またIntelは、3D（3次元）積層技術「Foveros」でもさらなる発展を実現すべく、バンプのピッチを9μmで縮小していく予定だという。Tadayon氏は、「将来的には5μm未満のピッチを実現したいと考えている」と述べる。
Rucker氏は、「パッケージングは、高性能スーパーコンピュータや、データセンターおよびエッジ、その中間ステップなど、エコシステムのあらゆるセグメントでコンピューティングを実現する上で重要な役割を担っている」と語った。
Intelは、ファウンドリー事業においても“チューニング”を進めている。Gardner氏は、「Intelは、オープンシステムのファウンドリーモデルをリニューアルして、製品仕様からテストに至るまで製品の製造ライフサイクル全体に関連した、より柔軟な“アラカルト”なサービスを提供する」と説明する。
「以前は、当社の製造技術を全て適用するか、全く適用しないかのどちらかだけだった。しかし今は、非常にフレキシブルになっている」（Gardner氏）
さらに、製造サイクルの早い段階で試験を行うことが可能になり、確実にコストを削減できるようになった。
Gardner氏は、「これが非常に重要なのは、例えばGPUの『Ponte Vecchio』（開発コード名）の場合、約50個のチップレットまたはタイルがあり、最終試験の最後に、この中の1つでも不具合が見つかれば、他の良好なダイや非常に高価なパッケージを全て廃棄しなければならないからだ。だが現在は、最終試験の内容をより早い段階に持ってくることが可能になった」と説明した。
【翻訳：滝本麻貴、編集：EE Times Japan】
