cd SYN make chip.cif
module mm {
input a;
output f;
reg r;
r:=a;
f=r;
}
module mm ( p_reset , m_clock , f , a ); input p_reset, m_clock; output f; input a; reg r; assign f = r; always @(posedge m_clock) begin r <= a;
end endmodule
declare BUFG interface {
input I;
output O;
}
module BUFG {
O = I;
}
module BUFG ( I , O ); input I; output O; assign O = I; endmodule
module test {
func_in ex;
output f[2];
state_name st1,st2,st3;
{
state st3 { f = 0b11; goto st1; }
}
function ex {
state st1 { f = 0b01; goto st2; }
state st2 { f = 0b10; goto st3; }
}
}
今回も、アルファ版と考えていたが、このバージョンのテスト中に、過去のSFL基礎教育の例題が動かないshow stopper発見。過去のものをどう対処するかは検討中だが、とりあえず、このバージョンはベータ版としておく。
不具合は、サブモジュールインスタンスを複数 ',' で区切って定義するところ、','をパースできず、シンタックスエラーとなる。1行に1インスタンスとすれば動作するので、致命的ではないにせよ、以前動いていたものが動かない可能性が高いので、できれば、ベータ版にバージョンアップして欲しい。
moudule test {
{
state_name st1,st2,st3;
state st1 goto st2;
state st2 goto st3;
state st3 goto st1
}
}
moudule test2 {
control_in trans;
function trans {
state_name st1,st2,st3;
state st1 goto st2;
state st2 goto st3;
state st3 goto st1
}
}
