JBpress （湯之上 隆：技術経営コンサルタント、微細加工研究所所長）
2024年5月8日
中国・南京にあるTSMCの工場（資料写真、2023年8月1日、写真：CFoto/アフロ）
台湾のジャーナリストとの対談
PHP研究所の主催で、『TSMC 世界を動かすヒミツ』（CCCメデイアハウス）という書籍を出版した台湾人ジャーナリストの林宏文（リン・ホンウェン）氏と4月24日、TSMCをテーマに対談を行った。
TSMCが微細化で世界最先端を独走しており、受託製造（ファウンドリー）の分野で世界シェア約60％を独占する巨大で偉大な半導体メーカーであることについては、議論の余地はない。
そして、TSMCがそのような地位に上り詰める過程において、林氏は著書の中で、「0.13μmにおいてCu配線で成功したこと」、および「28nmで世界市場の8割を独占したこと」など、重要なターニングポイントがあったことを挙げている。
筆者も、上記については賛同する。ただし、これら2つの出来事については、もう少し深い事情がある。実際は、TSMCはこの2つの出来事で大失敗をした。ところが、TSMCは、その失敗を糧として乗り越えた。そしてこれが、現在のTSMCの強さの礎になっていると思う。
そこで本稿では、TSMCが過去に、どのような失敗をし、それをどのように乗り越えてきたかを論じる。林氏風に書けば、「TSMCの強さのヒミツは、失敗を乗り越えてそれを糧にする能力にある」といえるだろう。
TSMCの第1のターニングポイント～銅（Cu）配線技術の開発
林氏は『TSMC 世界を動かすヒミツ』の中で、台湾のもう1つのファウンドリーのUMCについて、2000年を境にTSMCとの差が広がってしまった理由を、以下のように記述している。
＜まず、両社とも、2000年から0.13μm 銅（Cu）配線プロセスの研究開発に入ろうとしていたが、TSMCは自社開発の道を選び、UMCはIBMとの技術提携を選択した。最終的にTSMCの方が先に開発に成功し、UMCはIBMと提携したために、かえって完成がTSMCより2年も遅れてしまった。1世代の遅れがその後の顧客の発注意欲に影響したため、UMCとTSMCの差がこのときから開き始めた。＞（カッコ内は筆者）
林氏は、本書内の別の章でも、TSMCがCu配線技術を開発したことが、その後のTSMCの躍進につながっていることを次のように述べている。
＜TSMCの0.13μm 銅（Cu）配線プロセス技術は、2000年に研究に着手してから1年半で開発に成功した。この技術でIBMに追い着くと、TSMCは世界の半導体業界で一躍注目の存在になった。＞（カッコ内は筆者）
確かに、0.13μm（130nm）におけるCu配線技術の開発は、TSMCの第1のターニングポイントとなったと筆者は考えている。ただし、そこには、もっと奥深い事情があった。
その説明の前に、なぜ130nmからCu配線が必要になったかを振り返る。
なぜ130nmからCu配線が必要になったのか
半導体は、毎世代70％ずつ微細化する。そして微細化すると同時に、高集積化、高速化、低消費電力化、低コスト化が同時に実現できる。ところが、130nmより微細化すると、高速になるどころか、信号遅延が起きることが予測されていた（図1）。
図1 なぜ、Cu / Low-k配線が必要なのか？
【本記事は多数の図版を掲載しています。配信先で図版が表示されていない場合はJBpressのサイト（https://jbpress.ismedia.jp/articles/-/80867）にてご覧ください。】
その理由は、微細化により、配線断面積が小さくなるため配線抵抗（R）が大きくなること、および、配線と配線の間が狭くなることから容量（C）結合が大きくなるためである。ここで、配線の信号遅延は、抵抗（R）×容量（C）に比例する。そのため、この遅延をRC遅延と呼んでいる。
このRC遅延は130nmより微細化すると非常に大きくなる。つまり、微細化するほど、半導体チップの動作は遅くなってしまう。
そこで、このRC遅延を回避するために、より抵抗率の小さな配線材料を使い、より容量結合の小さな絶縁膜を使うことが必要となった。そのため、配線材料は従来使っていたAl（アルミニウム）から抵抗率の低い銅（Cu）へ、絶縁膜はSiO2（シリコン酸化膜）から誘電率が低いLow-k膜へ変更されることになった（誘電率εを小さくすると容量Cが小さくなる）。
さらに、AlからCu配線への変更は、製造プロセスを大きく変えなければならない事態になった。
Al配線からCu配線へ
Al配線の形成とCu配線の形成プロセスを比較してみよう（図2）。
図2 Al/SiO2とCu/Low-kのプロセスの違い
まず、Al配線は次のように形成される。
①Al膜を成膜する
②リソグラフィで配線パターンのレジストマスクを形成する
③このレジストマスクに従ってAlを直接ドライエッチングする
④酸素プラズマで余分なレジストを除去する
⑤最後にSiO2でAl配線を埋め込む
一方、Cu配線においては、Cuの直接加工が困難であるため、次のような方法で配線を形成する。
①絶縁膜としてLow-k膜を成膜する
②リソグラフィで配線パターンのレジストマスクを形成する
③このレジストマスクに従って、Low-k膜にドライエッチングで溝を形成する
④酸素プラズマによるアッシングで余分なレジストを除去する
⑤Low-k膜に形成した溝をCuメッキで埋め込む
⑥最後に、余分なCuを化学的機械研磨（Chemical Mechanical Polishing、CMP）で削る
上記のように、Aｌ配線はAlを直接加工することにより形成していたが、Cu配線はCuの直接加工が困難なため、Low-k膜に溝を形成し、これをCuで埋め込む方法を取る。これを、ダマシン（Damascene）法と呼んでいる。
このように、配線材料だけではなく、製造プロセスの変更も余儀なくされるCu配線について、世界の半導体メーカーは、どのような行動を取ったのだろうか？
1997年に起きたIBMショック
AlからCuへというように、半導体の材料を変更するというのは大変なことである。また、この配線材料の変更においては製造プロセスも変わる。このような状況の中で、当初、世界の半導体メーカーは様子見をしていたと思う。
ところが、1997年9月末、米IBMが世界で初めてCu配線を使った半導体チップを発表した（参考：高辻博史「Cu配線の軌跡・奇跡」まてりあ第38巻 第1号、1999）。半導体業界ではこの出来事を「IBMショック」と呼んだ。
そして、これをきっかけとして、世界中の半導体メーカーがCu配線の開発に突入していった。当時、日立製作所のデバイス開発センターに在籍していた筆者も、1998年からCu配線の開発に従事することになった。
しかし、日立の総力を挙げてもCu配線の開発は困難を極めた。例えば、180nmのパターンでCu配線が形成できたとしても、微細化を進めた130nmではCu配線がうまく動作しなかった。ダマシン法でCu配線をつくっても、Cuが腐食したり、Cuがマイグレーション（移動）してボイド（空間）ができたりと、さまざまな不良が発生した。
筆者は2000年2月に、日立とNECのDRAMの合弁会社エルピーダに出向することになったため、Cu配線の開発から離れたが、恐らく日立は2002～2003年頃まで、Cu配線の開発がうまくいっていなかったと思う。
これは日立だけではなく、世界中の半導体メーカーも、事情は同じだった。もちろん、TSMCも2000年までにCu配線の開発は完了していなかったはずである。
TSMCに起きた事件
130nmでAl配線を使えば信号遅延が起きる。もし、半導体を高速に動作させたいのなら、Cu配線を使うしかない。しかし、Cu配線の開発は非常に難しい。
そのような中で事件が起きた。筆者の記憶によれば、2002～2003年頃だったと思う。携帯電話用のプロセッサを開発していた設計専門の半導体メーカー（ファブレス）が、TSMCに生産委託をした。その際、プロセッサの高速動作のために、Cu配線を使うことを求めてきた。
ところが、TSMCの半導体工場では、Cu配線を使った半導体の歩留りが上がらず、ほとんど良品が取れなかったため、ファブレスが2～3社倒産してしまった。これは、訴訟問題に発展したと記憶している（正確な結果は知らないが、恐らくTSMCが賠償金を支払うことになったのではないか）。
つまり、TSMCは、Cu配線で手痛い失敗をしてしまったと言えるだろう。ところが、TSMCは、この失敗を糧として乗り越え、より強力なファウンドリーとして成長していくことになるのである。
量産できるように設計してもらう
TSMCがCu配線で失敗した2002～2003年以降、大量の設計技術者を雇用し始めた。TSMCは本来、シリコンウエハ上にチップをつくり込む前工程が仕事のはずである。そのTSMCが、なぜ大量の設計技術者を雇用し始めたのか？ その理由は次の通りである。
TSMCが新たに雇用した、設計が分かる（プロセスも分かる）技術者を、顧客のファブレスに派遣した。そして、その技術者は、「TSMCの工場では、現在プロセスはここまでできる、しかしここから先はできない」ことをファブレスに伝え、量産できるように設計してもらうよう依頼（というか指導）したという。
そして、このことを「Design for Manufacturability（DFM）」と呼んだ。
ファウンドリーのTSMCが設計を制した
さらに、TSMCは、ファブレスのために、次のようなSOCの設計のプラットフォームを構築した（図3）。なお、SOCとは、System on a Chipの略で、スマホ用プロセッサなどの大規模なロジック半導体を意味する。
図3 TSMCが構築した大規模なロジック半導体（SOC）のプラットフォーム
TSMCは、プロセッサならARMのIP（intellectual property）、アナログデータをデジタルに変換するデジタルシグナルプロセッサ（Digital Signal Processor、DSP）ならテキサス・インスツルメンツ（TI）のIPというように、必ず動作する機能ブロックのIPを集めたセルライブラリを用意した。
ファブレスは世界標準の設計ツールを導入し、TSMCが準備したセルライブラリを使って、“まるでIPを並べるように”設計することができるようになった。すると、世界中のファブレスは、TSMCのセルライブラリとつながってさえいれば、「いつでも、どこでも、誰でも、同じ設計が可能」になった（図4）。
図4 いつでも、どこでも、誰でも、同じ設計が可能
（九州工業大学・川本教授の設計勉強会資料を基に筆者作成）
そのため、ルネサスなど垂直統合型（Integrated Device Manufacturer、IDM）の半導体メーカーですら、増産する際にTSMCに生産委託できるように、最初からTSMCと互換性のある設計を行うようになったのである。
これらのことを筆者に教えて下さった、九州工業大学の川本洋教授（当時）は、「まるで熊手で掻き集るように、世界中からSOCビジネスがTSMCに集まってくる」と説明された（図5）。
図5 まるで熊手で掻き集めるように世界中からSOCビジネスがTSMCに集まってくる
（九州工業大学・川本教授の設計勉強会資料より）
要するに、TSMCは製造専門のファウンドリーであるにもかかわらず、ある意味で設計を制したと言ってもいいだろう。そして、そのきっかけは、Cu配線の失敗に端を発している。
このように、TSMCはCu配線の失敗を糧として、DFMを実行に移し、SOCのプラットフォームを構築し、それが現在のTSMCの強みとなっているのである。
TSMCの第2のターニングポイント、28nmで世界を独占
次に、もう1つ、TSMCが失敗を乗り越えた事例を紹介する。
林氏は、『TSMC 世界を動かすヒミツ』で次のようなことを書いている。
＜2009年6月に再びCEOに就任したモリス・チャンは、サブプライム危機の景気低迷に乗じて大規模な投資を行った。このことは、TSMCがその後トップ企業に一気に駆け上がって、競合他社を振り切るための重要な布石だった。
（中略）
TSMCが行った資本的支出の大規模な追加に、資本市場もアナリストも驚愕した。2009年の上半期は、市場がまだサブプライム危機による殺伐とした雰囲気に包まれており、多くの企業で閑古鳥が鳴いていた時期であったため、モリス・チャンがそのタイミングで大胆な賭けに出たと知り、海外企業は度肝を抜かれた。
まさか、2010年が世界的な好景気に沸き、半導体業界もそれに伴って31.8％という過去最高の成長幅を記録することになるとは、誰も予想していなかったのだ。モリス・チャンの先見性のある決断によって行われた、28ナノメートルプロセスの生産能力の大幅な拡充が早くに終わってこの好景気に間に合ったため、TSMCは28ナノメートル市場の8割を一挙に手に入れるという、会心の一撃を放ったのだった。＞
結果から言うと、TSMCは28nmのビジネスで確かに世界をほぼ独占した。したがって、上記に書いてあることは、あながち間違いではない。しかし、正確でもない。
実は、モリス・チャンCEOが28nmに大投資を行ったのは、ある事情（しかも不都合な事情）があったからだ。それはどんなことか？
28nmの不調とモリス・チャンCEOの決断
2010年と言うと、TSMCが、米アップルのiPhone用プロセッサの生産委託を受け始めていた頃である。アップルは、新型iPhone用プロセッサに、当時最先端だった28nmプロセスを使うことを要求してきた。
ところが、TSMCでは、28nmの歩留りがあまり上がらず、50％程度に低迷していた。このままでは、iPhone用プロセッサについては、要求されたチップ数の半分程度しか生産することができない。
そこで、モリス・チャンCEOは、「歩留りが50％しかないなら、28nmの工場をもう1つつくれ」と命じるのである。これが、上記の中の＜TSMCが行った資本的支出の大規模な追加＞であろう。そして、それによって、＜資本市場もアナリストも驚愕＞することになっただろう。
このようにして、TSMCは28nmの工場を当初の2倍の規模で建設した。その歩留りは、最初は50％程度だったが、次第に向上していき、最終的には80～90％以上となって、28nmで世界市場を独占することになったのである。
この28nm以降、TSMCは先端プロセスで世界を制するようになっていった。つまり、28nmの歩留り低迷が、その後のTSMCの強さに繋がっていったと思われる。
失敗を糧として成長してきたTSMC
ここまで、TSMCが失敗を糧として、その後飛躍した事例を2つ紹介した。
1つは、2002～2003年頃のCu配線の歩留りが上がらなかった失敗で、これを契機に、DFMを実行し、ファブレス用に設計のプラットフォームを構築した。このプラットフォームは非常に強力で、世界中から「熊手で掻き集めるように」TSMCにSOCビジネスが殺到することになった。
もう1つは、28nmの歩留りが50％程度に低迷していたことから、アップルのiPhone用プロセッサを要求通りの個数つくるために、28nmの工場をもう1つ建設したことである。それによって、28nmのビジネスで世界を制覇してしまった。
冒頭に書いた通り、現在、TSMCは世界の最先端の微細化を独走しており、ファウンドリービジネスの世界シェア約60％を独占している。しかし、このような世界トップ企業に成長する過程には、失敗も多数あったということである。しかし、TSMCの強みは、失敗を失敗として終わらせることなく、それを糧として飛躍していくことにある。
このことは、世界の半導体メーカーのみならず、あらゆる企業がお手本にすべきことであるように思う（人間の成長もまた同じようなものかもしれない）。
湯之上 隆（ゆのがみ たかし）
1961年生まれ。静岡県出身。1987年に京大原子核工学修士課程を卒業後、日立製作所、エルピーダメモリ、半導体先端テクノロジーズにて16年半、半導体の微細加工技術開発に従事。日立を退職後、長岡技術科学大学客員教授を兼任しながら同志社大学の専任フェローとして、日本半導体産業が凋落した原因について研究した。現在は、微細加工研究所の所長として、コンサルタントおよび新聞・雑誌記事の執筆を行っている。工学博士。著書に『日本「半導体」敗戦』（光文社）、『電機半導体大崩壊の教訓』（日本文芸社）、『日本型モノづくりの敗北』（文春新書）。
◎公式HPは http://yunogami.net/
◎Wikipedia
＊左横の「ブックマーク」から他のブログへ移動
