現状おとらく
CPUの回路は平面だ。これお
n層の複数平面回路としての多層立体CPUにするとどうなるか。
クロック数3ギガヘルツ超になると電子の伝わるスピードの限界値がリヤルな問題になってくんだけど
一平面に各トランジスタを配置した場合と、複数平面にそうする場合とでは当然後者のほうが距離を密に出来る
まあだからなんとなく 理想のCPUの形は球形のよーなきもすんな
なしてどっこもこれにとりくまないのか?とりくんでんのかな。まあ…もしやってないならやったほうがいんじゃないかな。である。
放熱の問題は当然あるから(当然平面のほうが放熱できる
あとは妥協型で改良にあたいするゲインがあるかいなか こりわをらの手に余るだあよ ヒマならちょうしんぷるなばーいのもでるおたたきだいにかんがえてみてもいい。鈴木守せんせいわ ふくざつなもんだいわ プロットしろとおせーてくだすっただ。
回路層 絶縁層 冷却層 絶縁層 回路層 絶縁層 冷却層 絶縁層 回路層
こな サンドウウイツチで どや!(らもふう
ちぺこは ダメ! だって。わかんないはなしおすんのが ダメ! なんかしぃら。
CPUの回路は平面だ。これお
n層の複数平面回路としての多層立体CPUにするとどうなるか。
クロック数3ギガヘルツ超になると電子の伝わるスピードの限界値がリヤルな問題になってくんだけど
一平面に各トランジスタを配置した場合と、複数平面にそうする場合とでは当然後者のほうが距離を密に出来る
まあだからなんとなく 理想のCPUの形は球形のよーなきもすんな
なしてどっこもこれにとりくまないのか?とりくんでんのかな。まあ…もしやってないならやったほうがいんじゃないかな。である。
放熱の問題は当然あるから(当然平面のほうが放熱できる
あとは妥協型で改良にあたいするゲインがあるかいなか こりわをらの手に余るだあよ ヒマならちょうしんぷるなばーいのもでるおたたきだいにかんがえてみてもいい。鈴木守せんせいわ ふくざつなもんだいわ プロットしろとおせーてくだすっただ。
回路層 絶縁層 冷却層 絶縁層 回路層 絶縁層 冷却層 絶縁層 回路層
こな サンドウウイツチで どや!(らもふう
ちぺこは ダメ! だって。わかんないはなしおすんのが ダメ! なんかしぃら。