goo blog サービス終了のお知らせ 

マイクロ・ナノデバイス 

デバイス・プロセス技術のコラボレーション 参考資料:S.M.Sze半導体デバイス

洗浄技術

2008-03-02 20:59:14 | プロセス -Process-
洗浄は歩留まりに直結するため半導体製造に欠かせない技術の一つである。 半導体に影響を与える要素として 1.微粒子(パーティクル) 2.金属不純物 3.有機物 4.バクテリア 5.ウオーターマーク などがある。 このうちウオーターマークは Si上にてO2とH2Oが反応し Si+H2O+O2→H2SiO3 の反応が起こりそれが乾燥後に残骸として残ることにより発生する。 上に上げたような懸念物質をを取 . . . 本文を読む

シリサイド

2007-10-27 15:29:41 | プロセス -Process-
シリコンは熱を加えることにより金属と安定した金属的、半導体化合物を形成する。このようにして生成された金属シリサイドはメタルゲート等を用いて酸化膜に金属を直付けすることによる金属不純物拡散による信頼性の低下、シリコンを用いたプロセスで難易度が低いわりには金属と同等の配線抵抗が得られ容量を減らせる事から半導体デバイスでよく用いられている。用いられる場所はトランジスタのゲート、ソース、ドレインおよびコン . . . 本文を読む

CMP技術

2007-10-22 23:09:59 | プロセス -Process-
CMPとはChemicalMechanicalPolishing化学的機械研磨の略でIBMが開発した段差平坦化のための技術である。素子分離や層間絶縁等の絶縁膜のCMPとCuやWのような配線材料の平坦化両方に用いられる。 CMPは数nmのレベルで平坦化できる唯一の技術でありSOG、メルト&リフロー等の平坦化限界は10μ~100μ程度である。 メモリなどでは高々2から3層の配線であるがLogicでは . . . 本文を読む

メタライゼーション

2007-10-14 15:54:21 | プロセス -Process-
薄膜形成技術は物理的気相成長法 PVD(Physical Vapor Deposition)と化学的気相成長法 CVD(Chemaical Vapor Deposition)に大別される。 PVD 蒸着、電子ビーム、蒸着、スパッタなどが含まれる。真空蒸着は真空中にて原料が融点以上に加熱して残留ガスと衝突させずに基板へ堆積させる技術である。 現在主流として用いられているIonBeamSputtae . . . 本文を読む

エッチング技術

2007-07-30 00:10:10 | プロセス -Process-
エッチングは堆積した膜をレジスト等をマスクにして彫って加工する工程である。大きく分けて溶液を用いた湿式(Wet)の化学的エッチングとプラズマを用いた乾式(Dry)エッチングに分類される。 Wet エッチング Wetエッチングは等方的に進行するので微細化の進む半導体ではメジャーではなくなってきているが反応速度という面ではまだまだ分があり前面でエッチングをする際等に用いられている。 Wetエッチン . . . 本文を読む

リソグラフィ技術

2007-07-02 00:27:16 | プロセス -Process-
リソグラフィとはマスクの幾何学的模様をウエハー上にに塗布した感光性物質(レジスト)に転写する工程のことである。リソはギリシャ語の石版画(Lithos)が名前の由来であり石版(リト)に印刷する(グラフィ)というのが語源。 このパターンを用いてエッチング、イオン注入、電極の形成、素子分離等が行われる。 露光法 リソグラフィ装置の大部分は紫外線(波長0.2~0.4um)を用いている。パターンは現在最先 . . . 本文を読む

不純物ドーピング

2007-05-02 18:07:04 | プロセス -Process-
不純物のドーピングは半導体の電気特性を変化させるためにおこなわれる。昔は高温の拡散でおこなわれており、ドーピング濃度は表面から一様に減少し、ドーパントの分布は温度と拡散時間によって決められていた。(下図)1970年代の後半からイオンでの不純物注入技術(Immpla技術)が発達し、接合の深さや不純物量を制御することが可能になった。ここで半導体製造で主として用いられているImpla技術を中心に話す。 . . . 本文を読む

Low-k膜、High-k膜の形成

2007-05-01 00:21:27 | プロセス -Process-
Low-k デバイスが微細化してくると寄生抵抗(R)、容量(C)による時間遅れを最小にするために多層配線が必要になる。デバイスの配線サイズ小さくなると下図に示すようにゲートでの時間遅れによりもRC時定数による配線遅延が問題になってくる。 ゲート長が250nm以下の場合、長い配線による遅延は全体の50%に達する。RC時定数を減少させるためには配線抵抗Rを下げ配線間容量を減少させることが重要である。 . . . 本文を読む

熱酸化、SiO2膜、Poly-Si膜、窒化膜

2007-04-15 16:20:55 | プロセス -Process-
熱酸化プロセス デバイスを作る際にはSiだけでなく多くの膜を使用する。その中でも重要なのが酸化することによって得られる絶縁膜である。酸化膜:SiO2はさまざまな手段によって作られるがもっとも簡単で良質な膜が得られるのは熱酸化膜であり、信頼性の要求されるゲート絶縁膜等に使用されている。 熱酸化に用いられる装置を下に示す。酸化の温度は一般的に900~1200℃でガス流速は1L/minである。 . . . 本文を読む

結晶成長(Si:シリコン) CVD、MBE

2007-04-08 14:10:14 | プロセス -Process-
CZ法による単結晶シリコンウエハの作成 Siの原料はコルツファイトと呼ばれる純度の高い砂(SiO2) 各種単価化合物と一緒に炉に入れて加熱すると SiC+SiO2→Si(固体)+SiO(気体)+CO(気体)で98パーセントの純度に HClで処理すると… Si+3HCl→SiHCl3(気体)+H2 棒状のSiを良く加熱された雰囲気中で通電過熱してSiHCl3を分解し棒の周りに超高純度の多結晶Siを析 . . . 本文を読む

予定 -プロセス編-

2007-03-25 23:47:51 | プロセス -Process-
3/25キックオフ  就職して1年。これまで学んだ知識をまとめていきます。 とりあえずプロセス編の予定はこんな感じ。 0.結晶成長 1.薄膜形成技術 (酸化、窒化膜) 2.薄膜形成技術 (high-k) 3.不純物ドーピング(Impla、拡散) 4.リソグラフィ技術 5.RIE技術 6.メタル化技術(CMP) 7.メタル化技術(Cuメッキ) 8.メタル化技術(サリサイド) ・・・・ . . . 本文を読む