サブバンド

サブバンドの話というのはMOSFETのチャネルでよく議論になる。 ゲートの垂直方向の電界により伝導体のバンドが大きく曲げられた場合には量子効果により反転電子のエネルギーは離散的なエネルギー分布（サブバンドといわれる、伝導体のエネルギーよりも大きい）の集合になるため電子の濃度はシリコン酸化膜界面より2nmほど中に入ったところにピークを持ち界面では電子の濃度は0になる。（古典モデルでは反転層が形成され . . . 本文を読む

デバイスパラメータとCMOS遅延（閾値と接合容量）

CMOSの遅延時間に対する電源電圧および閾値電圧の依存性 CMOSの遅延時間に対する電源電圧および閾値電圧の依存性を考える。 閾値電圧を0.5Vとし、定まったデバイスに対して電源電圧を低下させると真性遅延時間は急速に増加する。これはVddの減少によるIon/Vdd：コンダクタンスの減少に起因している。 VonがVddに比例して下げられれば低電圧下でもほとんどの動作性能を維持することが可能で . . . 本文を読む

寄生成分

電源電圧が同じであればCMOSデバイスの遅延はデバイスの電流とスイッチングの容量で決定される。 ソース・ドレイン抵抗 特にソース側の抵抗はゲートのドライブ電圧を減らす役割をするので問題となる。 図はS/D領域における電流の流れを示したものである。S/D抵抗は Rac　G-S、G-Dのオーバーラップ部の蓄積層抵抗 Rsp　表面層からS/Dの深さまで電流が流れる部分の抵抗 Rsh　電流が均一に流 . . . 本文を読む

スケーリング不可な因子

半導体はムーアの法則に代表されるように微細化に伴い世代交代をしていくのが宿命となっている。スケーリングに関してはすでに（MOSFETスケーリング）でまとめたがスケーリングされない因子についてまとめたい。 スケーリングされないものとして最も根幹にあるものは熱電位ｋT/q,シリコンのバンドギャップEgが変化しないということである。前者は閾値電圧がスケーリングされないこと、後者は空乏幅、内臓電位、短チ . . . 本文を読む

チャネル長

チャネル長にはさまざまな定義がある。 マスク長：Lmask ゲート長：Lgate 電気的チャネル長：Lmet 実効チャネル長：Leff　など 現代のCMOSデバイスではゲート形成後にイオン注入することによりS/D領域を作るのでLmetとLgateは密接な関係がある。 LeffはMOSFETのゲート電流駆動能力を測る物差しであり最も回路モデルを作る場合に重要になる量である。 チャネル抵抗Rchは . . . 本文を読む

CMOSデバイス設計

主な設計パラメータとしてはゲート長L、電源電圧Vdd、酸化膜厚tox、ゲート空乏層幅Wdm、閾値Vtなどがある。 CMOSのデバイス設計では数々のパラメータがトレードオフの関係にある。Wdmを小さくすると短チャネル効果が抑えられるがBody効果が増加して回路性能が落ちる。toxを薄くすればゲート支配力が増加し電流が増えるが信頼性は低下する。 短チャネル抑制のためには Lmin/（m×Wdm）≒2 . . . 本文を読む

GIDL

GIDLとはGate-Induced-Drain-Leakage　currentの略。ドレインとゲートに逆方向のバイアスが印加された場合に特に問題になる現象である。 図の（a）のようにn-chトランジスタにおいてドレイン、ゲート共に＋の電圧が印加された場合S,G全体が大きなn+ダイオードであるかのように振舞う。ｐ領域が一様にDopeされていれば空乏層幅はn+と反転した領域で等しくなる。 図（b）の . . . 本文を読む

配線のRC遅延

VLSIチップやシステムの規模になるとインバータやNAND、NORゲート等、小規模では無視できていた回路の遅延が無視できなくなる。 配線容量 図 配線の容量は平行平板成分、フリンジ電界成分、配線間成分の3つに分けられる。 W≫tの時のみ平行平板成分のみ（図の１点鎖線）で近似できる。　W/t_ins　が減少するに従ってフリンジ成分はより重要になり1pF/cmの最低値に漸近する。 これは絶縁膜厚 . . . 本文を読む

ゲート抵抗による配線遅延

シリサイドのシート抵抗は2-10Ω/□程度になる。この値は微細化に伴う凝集（agglomeration）、相転移等でこれ以上には小さく出来ないためデバイス自体の遅延が微細化により改善された場合ゲートのRC遅延が問題になる場合がある。 ゲートのRC遅延はリングオシレータやインバータチェーンなどを用いて測定される。長さL幅Wゲートのシート抵抗がρ（Ω/□）であるMOSFETを並べた回路を下のように考 . . . 本文を読む

SOIデバイス

はじめに SOI（Silicon-On-Insulator）を用いたデバイスは学会レベルでは80年代から登場している。はじめは主に軍事や宇宙向けの高信頼性デバイス向けが主流だったようだ。 大きな転機になったのは1998年のIBMのPowerPCだった。 最近でもWiiに搭載されているIBMのプロセッサやIBM・ソニー・東芝のCellプロセッサなどはSOIを用いている。 他にSOIデバイスを生産して . . . 本文を読む

CMOS

CMOSとはcomplementary(相補的）MOSのことでp-チャネルとn-チャネルMOSFETの相補的な組み合わせを用いて作られる回路のことである。回路動作としてはインバータの役割をする。（0→1、1→0に変換）インバータは下記のような回路図で表される。特徴としては定常状態において片方のトランジスタのみがONしており電流は流れていない。構造が簡単であることだけでなく、電流が流れるのはスイッチ . . . 本文を読む

MOSFETスケーリング

半導体を縮小（スケーリング）していくことは単位面積当たりにより多くの回路の集積を可能にするだけでなくより低い電圧、電流で駆動できるようになるために消費電力が抑えられる。しかしながらデバイスを縮小していくとチャネルの側面のソース、ドレイン、絶縁領域の影響が大きくなってくるために長チャネル時の近似からデバイスの特性がずれてくる。 ショートチャネル効果 理想的なMOSFETの特性では基板の表面電荷はゲ . . . 本文を読む

MOSFETの基本特性

MOSFETは日本語で言うと電界効果型トランジスタであり、n型MOSFETを例にとって言うとp型基板に二つのn+領域(ソース、ドレイン）、酸化膜を挟んでポリシリコン、金属ゲートが存在する4端子のデバイスである。デバイスの中央部分は前述したMOS構造になっており、この部分に電圧をかけて反転層を形成し、ソース→ドレインにキャリア(電子、正孔）を流すことによってスイッチングをおこなうデバイスである。(電 . . . 本文を読む

MOS構造（MIS構造）

現在、地球上で用いられているトランジスタのほとんどは電界効果型のトランジスタである。これらはMOSFET（Metal－Oxide-Semiconductor　Field Effect Transister)とよばれMOSダイオードと隣接したp-n接合からなっている。p-n-pやn-p-nの接合を用いるバイポーラトランジスタと比べて電圧でチャネルをオンさせるために低消費電力である、省スペース、スケー . . . 本文を読む

金属・半導体接触（ショットキー障壁とオーミック接触）

最初の実用的な半導体デバイスというのは金属を半導体に点接触させたダイオードだった。ショットキーはダイオードの整流作用が半導体の表面電荷によるポテンシャル障壁が出来ているためだと提案した。この由来から金属と半導体との間に出来る障壁のことをショットキー障壁という。一方、この障壁が無視できる場合もありその場合はオーミック接触と呼ばれる。コンタクトを基板に取る際にはオーミック接触を作ることが求められる。 . . . 本文を読む