Apple M1 Pro/M1 Max

CPUもGPUも最高性能となったM1 ProとM1 Max - PC Watch

　AppleがMacBook Pro用にM1 Pro・M1 Maxを発表したため、今回はこれについて考えてみる。
　Apple M1 Pro/M1 Maxのコンセプトを筆者（※部外者）の独断と偏見で端的に述べるとすれば、「ハイエンドGPUのダイサイズに、他社の一世代前のハイエンド相当のGPUと、Apple A/Mシリーズで既存のCPUやメモリーコントローラなどを統合したSoC」となる。

　Apple M1/M1 Pro/M1 MaxはTSMC N5で製造されていると見られるが、TSMC N5のトランジスター密度（171.3 MTr/mm2）は、AMDがRyzen "Zen 3" CPUやRadeon "Navi21" GPU、NVIDIAが"Ampere" "GA100"の製造で使用しているTSMC N7（91.2 MTr/mm2）の約1.88倍で、つまり単位面積あたり約2倍のトランジスターを集積できる。
　つまり、ラフに言えばハイエンドGPU程度のダイサイズに一世代前のハイエンドGPUを搭載しても約半分ほどの余裕ができ、ここにCPUやメモリーコントローラーなどを搭載する統合したSoCを載せたものがApple M1 Pro/M1 Maxの基本的な考え方だ。より具体的には、NVIDIA GeForce RTX 3090などで用いられるNVIDIA "GA102"がSamsung 8nmプロセスで28,300 MTr/628 mm2、AMD Radeon　RX 6900 XTなどで用いられるAMD "Navi21"がTSMC N7プロセスで26,800 MTr/520 mm2だから、TSMC N5で500 mm2程度のダイサイズであれば50,000 MTrのチップであれば、"GA102"/"Navi21"と同クラスのGPUと、CPUやメモリーコントローラーを搭載すればApple M1 MaxのようなSoCが実現できる。実際、M1 Maxは57,000 MTr（M1 Proは33,700 MTr）とされている。

　ただし、この「一世代前」の部分がキモである。なぜならAppleは製造プロセスで他社を1年以上も先行しており、Appleの現行品≒他社にとっての「一世代先」の製品がカレンダー上の同時期に登場することが可能となっているからだ。
　例えば、AMDやNVIDIAは現在TSMC N7やSamsung 8LPPを使っているが、Appleは2020年のA14からTSMC N5を使用している。AMDがN5を使用するのは2022年後半の"Zen 4"からとされる。そのため、Apple M1 Pro/M1 Maxと"GA102"/"Navi21"が市場に共存する事態となっている。

　つまり技術的に可能だということは解るが問題はビジネス的な部分である。
　そもそもAppleがTSMCで最先端プロセスを他社に先駆けて採用できるのは製造数量や支払額が桁違いの大口顧客だからであるし、膨大なエンジニアリングリソースを抱えているからである。その2点を真似できるような企業は世界中にAppleを含め数社しかいない。

　M1 Pro/M1 Maxはゲームコンソール用SoCのような外観をしているが、例えばXbox Series X用SoC "Scarlett"が360 mm2・PlayStation 5用SoC "Oberon"が308 mm2でしかない。300-350 mm2というダイサイズはAMD Radeon RX 6700 XT "Navi22"の335 mm2と同クラスでNVIDIA GeForce RTX 3070 "GA104"の392 mm2よりも小さい、アッパーミドルクラスに相当する。ダイサイズが増えると不良率は指数関数的に上昇するが、その一方でPC用CPU/GPUと違いゲームコンソールなどではスペックがせいぜい1～2種類しかSKUを派生できないため、歩留まりを考慮するとダイサイズを肥大化させ難い。
　そんな中、AppleはM1 MaxでハイエンドGPUに匹敵する500 mm2クラスのダイサイズのSoCを、それも（Appleの公開したダイショットを信じるならば）コアの冗長も無しに実装している。想像するに後でコア数を減らしたSKUを用意するとは思うが、Appleのような金持ち企業の戦略商品以外では考えられない。
　そもそもXbox Series X|SもPlayStation 5も発表から1年弱でそれぞれ世界で650万台・1000万台しか売れていないが、その一方でAppleはiPhoneを1年間で2億3000万台以上（※2021年度の予想）、M1搭載Macを2020年第4四半期のみで689万台も出荷しているAppleだからできることである。

　また、恐らくAppleはアナログ回路のエンジニアも相当数抱えているものと思われる。
　昨今の半導体開発はSynopsys・Cadence・Siemens EDA（旧MentorGraphics）に代表されるEDAベンダーのIP抜きには実装が困難で、特に物理層（PHY）周りはIPベンダーのものを採用することが多い。微細化された回路ではCPUやメモリーコントローラーなどの1V前後が一般的で、大電圧を扱うことが困難でUSBの5VやPCIeの3.3Vを扱うことは難しいからである。
　そのため、AMDのような半導体企業はMemory PHYやPCIe PHYなどが出揃うのを待つ必要があるが、SynopsysのWebサイトの状況を参考にすると、TSMC N5向けに登録されたのはLPDDR4/5 PHYが2020年6～8月頃・PCIe 5.0 PHYが2020年10月～2021年1月頃である。AMDのような企業がこれらを採用する場合は2021年後半～2022年前半といったスケジュールが妥当で、Zen 4の2022年後半というスケジュールはおかしくない。
　Appleのように2020年後半のファウンダリーの量産開始時期に合わせてSoCを出荷するというのは、裏を返せばPHYをEDAベンダーのIPに頼っていないということで、つまり2020年前半には実装が完了していることになる。これは潤沢なリソースが無ければできない話である。