マイクロ・ナノデバイス 

デバイス・プロセス技術のコラボレーション 参考資料:S.M.Sze半導体デバイス

リソグラフィ技術

2007-07-02 00:27:16 | プロセス -Process-
リソグラフィとはマスクの幾何学的模様をウエハー上にに塗布した感光性物質(レジスト)に転写する工程のことである。リソはギリシャ語の石版画(Lithos)が名前の由来であり石版(リト)に印刷する(グラフィ)というのが語源。 このパターンを用いてエッチング、イオン注入、電極の形成、素子分離等が行われる。 露光法 リソグラフィ装置の大部分は紫外線(波長0.2~0.4um)を用いている。パターンは現在最先 . . . 本文を読む

CMOS

2007-06-24 22:51:36 | デバイス -Device-
CMOSとはcomplementary(相補的)MOSのことでp-チャネルとn-チャネルMOSFETの相補的な組み合わせを用いて作られる回路のことである。回路動作としてはインバータの役割をする。(0→1、1→0に変換)インバータは下記のような回路図で表される。特徴としては定常状態において片方のトランジスタのみがONしており電流は流れていない。構造が簡単であることだけでなく、電流が流れるのはスイッチ . . . 本文を読む

MOSFETスケーリング

2007-05-12 18:45:32 | デバイス -Device-
半導体を縮小(スケーリング)していくことは単位面積当たりにより多くの回路の集積を可能にするだけでなくより低い電圧、電流で駆動できるようになるために消費電力が抑えられる。しかしながらデバイスを縮小していくとチャネルの側面のソース、ドレイン、絶縁領域の影響が大きくなってくるために長チャネル時の近似からデバイスの特性がずれてくる。 ショートチャネル効果 理想的なMOSFETの特性では基板の表面電荷はゲ . . . 本文を読む

MOSFETの基本特性

2007-05-06 22:03:54 | デバイス -Device-
MOSFETは日本語で言うと電界効果型トランジスタであり、n型MOSFETを例にとって言うとp型基板に二つのn+領域(ソース、ドレイン)、酸化膜を挟んでポリシリコン、金属ゲートが存在する4端子のデバイスである。デバイスの中央部分は前述したMOS構造になっており、この部分に電圧をかけて反転層を形成し、ソース→ドレインにキャリア(電子、正孔)を流すことによってスイッチングをおこなうデバイスである。(電 . . . 本文を読む

不純物ドーピング

2007-05-02 18:07:04 | プロセス -Process-
不純物のドーピングは半導体の電気特性を変化させるためにおこなわれる。昔は高温の拡散でおこなわれており、ドーピング濃度は表面から一様に減少し、ドーパントの分布は温度と拡散時間によって決められていた。(下図)1970年代の後半からイオンでの不純物注入技術(Immpla技術)が発達し、接合の深さや不純物量を制御することが可能になった。ここで半導体製造で主として用いられているImpla技術を中心に話す。 . . . 本文を読む

MOS構造(MIS構造)

2007-05-01 15:36:46 | デバイス -Device-
現在、地球上で用いられているトランジスタのほとんどは電界効果型のトランジスタである。これらはMOSFET(Metal-Oxide-Semiconductor Field Effect Transister)とよばれMOSダイオードと隣接したp-n接合からなっている。p-n-pやn-p-nの接合を用いるバイポーラトランジスタと比べて電圧でチャネルをオンさせるために低消費電力である、省スペース、スケー . . . 本文を読む

Low-k膜、High-k膜の形成

2007-05-01 00:21:27 | プロセス -Process-
Low-k デバイスが微細化してくると寄生抵抗(R)、容量(C)による時間遅れを最小にするために多層配線が必要になる。デバイスの配線サイズ小さくなると下図に示すようにゲートでの時間遅れによりもRC時定数による配線遅延が問題になってくる。 ゲート長が250nm以下の場合、長い配線による遅延は全体の50%に達する。RC時定数を減少させるためには配線抵抗Rを下げ配線間容量を減少させることが重要である。 . . . 本文を読む

金属・半導体接触(ショットキー障壁とオーミック接触)

2007-04-29 23:22:04 | デバイス -Device-
最初の実用的な半導体デバイスというのは金属を半導体に点接触させたダイオードだった。ショットキーはダイオードの整流作用が半導体の表面電荷によるポテンシャル障壁が出来ているためだと提案した。この由来から金属と半導体との間に出来る障壁のことをショットキー障壁という。一方、この障壁が無視できる場合もありその場合はオーミック接触と呼ばれる。コンタクトを基板に取る際にはオーミック接触を作ることが求められる。 . . . 本文を読む

p-n接合

2007-04-21 21:51:19 | デバイス -Device-
p-n接合とは Bなどが注入されたp型の半導体とAs、Pが注入されたn型の半導体をつなげたものをp-n接合という。  p-n接合の最も重要な特性は整流性である。下図参照 順バイアス:p側に正電圧をかけていくと電圧の増加と主に電流が急速に増加する。逆バイアス:一方、逆方向に電圧をかけていくと電流はほとんど流れないが臨界電圧に達すると降伏して電流が流れる。逆方向の降伏電圧は接合の濃度差などのパ . . . 本文を読む

熱酸化、SiO2膜、Poly-Si膜、窒化膜

2007-04-15 16:20:55 | プロセス -Process-
熱酸化プロセス デバイスを作る際にはSiだけでなく多くの膜を使用する。その中でも重要なのが酸化することによって得られる絶縁膜である。酸化膜:SiO2はさまざまな手段によって作られるがもっとも簡単で良質な膜が得られるのは熱酸化膜であり、信頼性の要求されるゲート絶縁膜等に使用されている。 熱酸化に用いられる装置を下に示す。酸化の温度は一般的に900~1200℃でガス流速は1L/minである。 . . . 本文を読む

キャリアの輸送現象

2007-04-14 13:17:22 | デバイス -Device-
半導体において電気を流す担い手であるキャリアの輸送減少にはドリフト、拡散、再結合、生成、熱電子放射、トンネリングなどがある。 キャリアのドリフト 熱平衡状態における電子の熱エネルギーは1自由度辺り1/2kTのエネルギーを持つ。半導体中では3自由度あるとして電子のエネルギーは 1/2mv^2=3/2kTとなる ここでのmとvは有効質量、熱速度の平均値である。 室温におけるSi中の電子の熱速度は1 . . . 本文を読む

結晶成長(Si:シリコン) CVD、MBE

2007-04-08 14:10:14 | プロセス -Process-
CZ法による単結晶シリコンウエハの作成 Siの原料はコルツファイトと呼ばれる純度の高い砂(SiO2) 各種単価化合物と一緒に炉に入れて加熱すると SiC+SiO2→Si(固体)+SiO(気体)+CO(気体)で98パーセントの純度に HClで処理すると… Si+3HCl→SiHCl3(気体)+H2 棒状のSiを良く加熱された雰囲気中で通電過熱してSiHCl3を分解し棒の周りに超高純度の多結晶Siを析 . . . 本文を読む

半導体物理(バンド理論)

2007-04-07 18:20:37 | デバイス -Device-
半導体はその名の通り電気を通す導体と電気を通さない絶縁体の中間の性質を持つ物質。下の図に示すように電気の流れやすさというのは桁で異なっている。 電気を流すキャリアを温度、光、磁界などで意図的に発生させることによって電気を流したり長さなかったりと切り替えることの出来る性質を利用してデバイスは作られている。 半導体としてもっとも一般的に用いられているのがSiもしくはGeである。とくにSiは元素と . . . 本文を読む

予定 -プロセス編-

2007-03-25 23:47:51 | プロセス -Process-
3/25キックオフ  就職して1年。これまで学んだ知識をまとめていきます。 とりあえずプロセス編の予定はこんな感じ。 0.結晶成長 1.薄膜形成技術 (酸化、窒化膜) 2.薄膜形成技術 (high-k) 3.不純物ドーピング(Impla、拡散) 4.リソグラフィ技術 5.RIE技術 6.メタル化技術(CMP) 7.メタル化技術(Cuメッキ) 8.メタル化技術(サリサイド) ・・・・ . . . 本文を読む

予定 -Device編-

2007-03-25 23:41:37 | デバイス -Device-
3/25キックオフ  就職して1年。これまで学んだ知識をまとめていきます。 とりあえずデバイス編の予定はこんな感じ。 1.半導体物理(バンド理論) 2.半導体物理(移動度、拡散) 3.MOSキャパシタ 4.酸化膜の信頼性 5.MOSFET 6.MOSFETの動作パラメータ 7.スケーリング 8.CMOS 9.CMOS最適設計 ・・・・ . . . 本文を読む