設計者の悲しい性

等長

仕様書を見れば　ペア間での差はおおよそ１．６から２．５ミリ

チャネル間での差は　８から１３ミリ以内に収めよ　とある

実際にＡＷをしてみると　その差　おおよそ０．１ミリから０．２ミリ

まったくもって　オーバースペックで配線していることが判る

勿論　自分の場合

でも参考にさせて貰った資料は　１０万分の１で　ピタッと

揃っていたから　それからすれば少しましか

気分は判る　動かないぞ！と言われた時の　反証として

やれることはやっておきたい

基板が受け持つタイムマージンを最小にしておくのだ

後　ＢＧＡ内部の誤差

ＢＧＡ　外周列と内側列では　当然長さが違う

そこはＢＧＡ内部のリストを得て　揃えれば良いのだろうけど

残念ながら　今回はそこまでの対応はなし

そこまでいくと　物理長さでなく時間で計算する必要があるだろうね

自分なりに備えはあるつもり

この辺り　どこまで等長を追い込むか　やりすぎると

余計な配線面積を喰うし　お隣との干渉　

自分自身の１ピコ前と１ピコ後での干渉もある

トレードオフ　ということでしょうかねえ