432x3=1296MHz ３逓倍器の実験

SDRによる簡易スペアナの環境が整ったところで、懸案の３逓倍器の実験をしました。

１号機です。
430MHzとのマッチング回路＋864MHzトラップ＋２キャビティのBPFです。
逓倍用のダイオードは高速SWダイオードを使用しますが、取り替えてテストできるようにキャビティの外に出しました。
ジャンクのダイオードを取り替えてみましたが、入力は1Wで出力は最大10mW程度でした。
想定していた効率10%には届きません。


２号機です。
２号機はJF1RNRさんが追試している回路を使用してみました。


先ず、パワー計が最大になるように調整してみました。
0.5W入力で80mW出力、1.5W入力で0.4W出力といい感じです。

432MHzの通り抜けや864MHzが盛大に出ている懸念があります。

SDR簡易スペアナで測定してみました。
1296:0dB、864:0.6dB、432:7.5dB

1296MHzのTCを調整して1296MHzでピークを取りました。
1296:7.5dB、864:2.8dB、432:7.5dB
432MHzが通り抜けているようです。

864MHzトラップのTCを調整して864MHzの出力が最低になるように、
1296MHzのTCを調整して1296MHzでピークを、
何回か調整して、430MHzのマッチングTCを再度パワー計で1296MHzが最大になるようにしました。
432MHzの通り抜けが気になりますが最終結果です。
1296:7.2dB、864:-2.9dB、432:5.7dB

気になるパワーですが、入力0.5Wで出力8mW、入力1.5Wで出力40mWでした。
後段にはファイナルアンプ＋BPFで1W出力を目指しますが・・・