"Hardware Accelerated Software Transactional Memory"の略だそうだ。
SMPの先がheterogeneous multi coreであるならば、その先に見える微細化の行き着く一つの選択としてAMPがあるだろう。もともと、embedded系、つまりは組み込み制御では、かなり昔からAMP構成なシステムは稼動している。現代で言えば自動車であろう。車種によっては100を超える非同期なプロセッサシステムが稼動している好例だ。この指向が、現在のクライアント/サーバシステムを構成するノードに取り込まれていく可能性は低くない。
各実行スレッドが共有リソースのコピーをローカルに持つことで、排他ロック処理を必要とせずに、処理終了時の参照データへの確認とライトバックを一気に行わせる。多分、乱暴に解釈すればこれがTransactional Memeryのアーキテクチャだと思う。IDF(Intel Developpers Forum)で発表されたらしい具体的な命令セットから考えると、実装されるプロセッサはリリース間近なのかもしれない。
が、しかし、このアーキテクチャは"Software"という単語を含んでいるように、アプリケーション、しかも下位レイヤ レベルでの対応が必須になってくる。現在、シーケンシャル・パラレリズムのスキルを意識しているプログラマがどれだけいるのか、ちと興味深いところではある。
待ち人、わくわく?!
SMPの先がheterogeneous multi coreであるならば、その先に見える微細化の行き着く一つの選択としてAMPがあるだろう。もともと、embedded系、つまりは組み込み制御では、かなり昔からAMP構成なシステムは稼動している。現代で言えば自動車であろう。車種によっては100を超える非同期なプロセッサシステムが稼動している好例だ。この指向が、現在のクライアント/サーバシステムを構成するノードに取り込まれていく可能性は低くない。
各実行スレッドが共有リソースのコピーをローカルに持つことで、排他ロック処理を必要とせずに、処理終了時の参照データへの確認とライトバックを一気に行わせる。多分、乱暴に解釈すればこれがTransactional Memeryのアーキテクチャだと思う。IDF(Intel Developpers Forum)で発表されたらしい具体的な命令セットから考えると、実装されるプロセッサはリリース間近なのかもしれない。
が、しかし、このアーキテクチャは"Software"という単語を含んでいるように、アプリケーション、しかも下位レイヤ レベルでの対応が必須になってくる。現在、シーケンシャル・パラレリズムのスキルを意識しているプログラマがどれだけいるのか、ちと興味深いところではある。
待ち人、わくわく?!