Research Accelerator for Multiple Processorsの RAMP1.0に採用される UC Berkeley の
Berkeley Wireless Research Center (BWRC) で開発された Berkeley Emulation Engine (BEE) 2:
Berkeley Wireless Research Center, University of California, Berkeley
http://bwrc.eecs.berkeley.edu/
BEE2
http://bwrc.eecs.berkeley.edu/Research/BEE/BEE2/index.htm
"The BEE2 system is designed to be a modular scalable FPGA-based computing platform with
software design methodology that target a range of high performance applications:"
BEE2ハードウェア概略:全て Off-the-Shelf components
14inch(約36cm) × 17inch(約43cm)の 22層ボード:
4 × Xilinx Virtex 2 Pro 100: 計算 FPGA
1 × Xilinx Virtex 2 Pro 100: コントロール FPGA
Xilinx Virtex 2 Pro 100
約 100K logic cells
2 × PowerPC405 core
7.9Mbit on-chip SRAM
4 × DDR2-400 banks: 12.8GBps memory bandwidth(最大)
20 × 3.125-Gbit/s duplex serial communication links (MGTs)
計算 FPGA 間通信 (2次元メッシュ配列)
140 bit @ 150MHz DDR: 42Gbps per link
計算 FPGA (4)とコントロール FPGA 間通信
64 bit @ 150MHZ DDR: 19.2Gbps per link
計算 FPGA (2 X 2) の中心にコントロール FPGA が存在するイメージ
外部インタフェース
計算 FPGA
4 × Infiniband 4X/10Gb-Ethernet-CX4: 10Gbps Full duplex
4 × SATA
コントロール FPGA (Micor-Kernel Linux?)
2 × Infiniband 4X/10Gb-Ethernet-CX4: 10Gbps Full duplex
12 × SATA
1 × 10/100Base-T
1 × DVI/HDMI(24bit RGB, 1600x1200 @ 75Hz)
1 × USB
Compact Flash card (JTAG経由)
電源投入時の FPGAの設定
オンボードストレージ
各 FPGAに温度センサーとファン
消費電力:250W
ソフトウェア
Matlab/Simulink
Xilinx System Generater
BWRC開発ツール
プログラミングモデル
同期型データフロー(DSP, 通信アプリケーション)
High-End Reconfigurable Computerへの応用のために MPIを移植中
"BEE2: A High-End Reconfigurable Computing System",
Chen Chang, John Wawrzynek, and Robert W. Brodersen, University of California, Berkeley
IEEE Design and Test of Computers, Vol. 22, No. 2, Mar/Apr, 2005.
http://doi.ieeecomputersociety.org/10.1109/MDT.2005.30
"The Design and Applications of BEE2: A High End Reconfigurable Computing System",
Chen Chang, John Wawrzynek, and Robert W. Brodersen, University of California, Berkeley,
HOT CHIPS 17, 2005.
http://www.hotchips.org/archives/hc17/
使用例:
BEE2 Presentation
http://bwrc.eecs.berkeley.edu/Research/BEE/BEE2/presenations.htm
Center for Astronomy Signal Processing and Electronics Research
http://seti.berkeley.edu/casper/papers/index.html
Radio Astronomy: SETI Spectrometer/ATA Correlator
Infiniband経由でのデータ収集ボード
"BLAST Implementation on BEE2",
Chen Chang, Final Projects,
CS267 - Applications of Parallel Computers, Spring 2004.
mpiBLASTと同じような手法で各 FPGAにデータベースを分割
100MHz FPGAとしてシミュレーション
FPGAを利用した他のシステムに比べて高いパフォーマンス
メモリバンド幅・レィテンシーの違い
これをベースに、RAMP: Research Accelerator for Multiple Processors を推進:
RAMP:ResearchAccelerator4 MultipleProcessors, FPGA, 2006-02-26
Berkeley Wireless Research Center (BWRC) で開発された Berkeley Emulation Engine (BEE) 2:
Berkeley Wireless Research Center, University of California, Berkeley
http://bwrc.eecs.berkeley.edu/
BEE2
http://bwrc.eecs.berkeley.edu/Research/BEE/BEE2/index.htm
"The BEE2 system is designed to be a modular scalable FPGA-based computing platform with
software design methodology that target a range of high performance applications:"
BEE2ハードウェア概略:全て Off-the-Shelf components
14inch(約36cm) × 17inch(約43cm)の 22層ボード:
4 × Xilinx Virtex 2 Pro 100: 計算 FPGA
1 × Xilinx Virtex 2 Pro 100: コントロール FPGA
Xilinx Virtex 2 Pro 100
約 100K logic cells
2 × PowerPC405 core
7.9Mbit on-chip SRAM
4 × DDR2-400 banks: 12.8GBps memory bandwidth(最大)
20 × 3.125-Gbit/s duplex serial communication links (MGTs)
計算 FPGA 間通信 (2次元メッシュ配列)
140 bit @ 150MHz DDR: 42Gbps per link
計算 FPGA (4)とコントロール FPGA 間通信
64 bit @ 150MHZ DDR: 19.2Gbps per link
計算 FPGA (2 X 2) の中心にコントロール FPGA が存在するイメージ
外部インタフェース
計算 FPGA
4 × Infiniband 4X/10Gb-Ethernet-CX4: 10Gbps Full duplex
4 × SATA
コントロール FPGA (Micor-Kernel Linux?)
2 × Infiniband 4X/10Gb-Ethernet-CX4: 10Gbps Full duplex
12 × SATA
1 × 10/100Base-T
1 × DVI/HDMI(24bit RGB, 1600x1200 @ 75Hz)
1 × USB
Compact Flash card (JTAG経由)
電源投入時の FPGAの設定
オンボードストレージ
各 FPGAに温度センサーとファン
消費電力:250W
ソフトウェア
Matlab/Simulink
Xilinx System Generater
BWRC開発ツール
プログラミングモデル
同期型データフロー(DSP, 通信アプリケーション)
High-End Reconfigurable Computerへの応用のために MPIを移植中
"BEE2: A High-End Reconfigurable Computing System",
Chen Chang, John Wawrzynek, and Robert W. Brodersen, University of California, Berkeley
IEEE Design and Test of Computers, Vol. 22, No. 2, Mar/Apr, 2005.
http://doi.ieeecomputersociety.org/10.1109/MDT.2005.30
"The Design and Applications of BEE2: A High End Reconfigurable Computing System",
Chen Chang, John Wawrzynek, and Robert W. Brodersen, University of California, Berkeley,
HOT CHIPS 17, 2005.
http://www.hotchips.org/archives/hc17/
使用例:
BEE2 Presentation
http://bwrc.eecs.berkeley.edu/Research/BEE/BEE2/presenations.htm
Center for Astronomy Signal Processing and Electronics Research
http://seti.berkeley.edu/casper/papers/index.html
Radio Astronomy: SETI Spectrometer/ATA Correlator
Infiniband経由でのデータ収集ボード
"BLAST Implementation on BEE2",
Chen Chang, Final Projects,
CS267 - Applications of Parallel Computers, Spring 2004.
mpiBLASTと同じような手法で各 FPGAにデータベースを分割
100MHz FPGAとしてシミュレーション
FPGAを利用した他のシステムに比べて高いパフォーマンス
メモリバンド幅・レィテンシーの違い
これをベースに、RAMP: Research Accelerator for Multiple Processors を推進:
RAMP:ResearchAccelerator4 MultipleProcessors, FPGA, 2006-02-26