MOS-FETの構造

MOS-FETの構造は、まあ概ねこんな感じです。G(ゲート)はシリコン酸化皮膜で絶縁され、N型P型半導体に導通することはありません。ですからゲートから他の端子へは電流はまったく流れません。ただし酸化皮膜は非常に薄く作られているため、静電気等の高電圧がG-S間G-D間に加わると簡単に絶縁破壊を起こして壊れてしまいます。

ですから電子機器基板を導電性袋に入れたり、半導体デバイスを扱うときに帯電防止のリストバンドをするのはこのためです。もしトランジスタやJ-FETのみで構成されている半導体デバイス（オペアンプ、TTL等）であれば、静電気はまったく気にする必要はありません。
MOS-FETの名前の由来は、Metal（Gの材質）Oxide（酸化皮膜）Semiconductor（半導体）の頭文字を取ったものです。

さてMOS-FETはどのように動作するのでしょう。理屈は簡単です。
まず、G-S間の電圧が0V（G-Sショート）の場合はNPが逆バイアスになり、D-Sに電圧を印加しても電流は流れません。しかし右の図のようにG-S間にプラス電圧を加えれば、P型半導体の中の電子がゲートに吸寄せ集められ、ドレインのN型とソースのN型が導通し電流が流れるのです。J-FETの場合はVGSをマイナス電圧としましたが、MOS-FETの場合はVGSをプラス電圧としている点に注目してください。

関連記事：「FETの話①」2009-12-07