ktさんへ（＾＾）

絵と文書は「国士舘大学理工研究科」岸本健さんのWebサイト

環境計測システム特論
省ビット式(ΔΣ方式)

から、勝手にお借りしたものです。（これは盗むというのかな？＾＾； ）

ktさん、上記に紹介しましたWebサイトに、少し耳寄りな記述を見つけました。絵にも少々誤記があるようですが、非常に短く語られているΔΣ型AD変換器についての概説を転記します。

「省ビット式(ΔΣ方式)」
「比較するという意味において逐次比較型と原理的には同じであるが，最も下位のビットのカウントアップとダウンを 0, +1 もしくは -1, 0,+1 の信号として図4.6のようにシリアルデータ出力を出力する方式である。この方式はDA変換のbit数に関わらず、0,1 が順次出力するが DA変換のビット数はAD変換のビット数に一致する。
出力を受信する側にカウンターを持てばよいので、転送がわずか 1ビットでも 18bit など高い精度の出力が得られる。そして変換時間はクロック幅になるため高速である。データ量を1bitに圧縮することができるのでオーディオや映像のようにDC成分の少ない信号や通信のビットレートが限られている場合には威力を発揮する。しかし，スループットdE/dtの大きい急峻な変化には追従できず，データレートΔtに対して，電圧変化量ΔEが、ΔE<ｑΔt（1ビットの電圧q）である条件に限られ最大のdE/dtはΔE/Δtで押えられる。そのため、急峻な変化のない音楽や音声などのCD記録などに用いられている。」

以上ですが、私が注目したのは「最も下位のビットのカウントアップとダウンを －中略－ 図4.6のようにシリアルデータ出力を出力する方式」と、「出力を受信する側にカウンターを持てばよいので」という部分です。もちろんここでは原理のみの説明になっていますが、この説明に従うと、逐次比較型からDACを取っ払って比較器とF/Fを直結し（実際には比較器の前にΔとΣが必要）、F/Fの出力をカウンタで受けて、カウンタの出力をマルチビットのAD変換値とするものがΔΣ型AD変換器である、と説明されているように私は解釈しました。

（以下、削除）

2010/03/18
よくよく考えると「最下位のビットを出力する」というのは、クロックを出力しているようなもので、粗密波の概念から遠ざかってしまいますね。これは紛らわしい。絵も間違いが多いし、この資料はペンディングにしておいた方がいいですね。

関連記事：ΔΣ変調とAD変換 2009-09-02