電子機器の高性能化や小型・薄型・軽量化は、ＬＳＩの集積度の進展とともに達成されてきた。
ＬＳＩの集積度が上がると、必然的に入出力のピン数が増え、ＬＳＩのパッケージは、多ピン化と小型・薄型化が大きなトレンドになってきている。
エレクトロニクス実装技術は、プリント配線板を使った表面実装技術による一括はんだ接続技術が基本になっている。
ＬＳＩの進歩に合わせて、プリント配線板の高密度化、印刷機やチップマウンターなどの生産設備の高度化、さらにはソルダーペーストを中心とする材料技術の高度化が同時に達成されたことによって、今日の高密度実装技術が実現されている。
また、プリント配線板とはんだ技術を使った実装技術は、ＬＳＩパッケージ内部の組み立て技術、電子機器筐体の配線接続技術にも広く使われるようになり、その領域が広がってきている。
ＬＳＩパッケージにおける最近の話題は、1個のＬＳＩパッケージの中に複数のチップを実装して一つのシステムを構成する SiP（System in Package） の普及である。チップを平明的に並べたものから始まり、チップを積み重ねたスタック型も携帯電話などに広く使われるようになった。
これらのSiPの問題点は、各ベアチップを品質保証する KGD（Known Good Die） の問題や、他社ベアチップを使いにくいということにあった。
これに対応して、ＬＳＩパッケージを積み重ねる構造の PoP（Package on Package） 技術が提案され、PoP専用のチップマウンターやソルダーペーストが開発されており、実用化が始まろうとしている。
一方、ＬＳＩチップや能動部品を基板の内部に作り込む部品内蔵基板の実用化も一部のモジュールで始まっている。ＬＳＩチップに貫通電極を設けて、3次元実装する究極の実装技術も実用化に近づきつつある。
プリント配線板は一層高密度になり、ビルドアップ基板が携帯機器を中心に使われている。Ｌ（配線幅）／Ｓ（配線間隔）で50μmのレベルまで微細化されている。ＬＳＩパッケージ基板では、20μmまで進んでいる。
筐体実装の場面では、フレキシブル基板が多く使われるようになった。小型携帯機器の3次元的な配線接続に対応できる実装技術として、拡大が期待されている。
【記事引用】 「日刊工業新聞／2007年8月31日（金）／21面」
