徒然なるままに

Mail: topography "AT" mail.goo.ne.jp

広告

※このエリアは、60日間投稿が無い場合に表示されます。記事を投稿すると、表示されなくなります。

ルネサス テクノロジ:マトリックス型の超並列プロセッサを開発

2006-02-10 | SuperComputer
[06/11/06]
"特集:柔軟で高速な次世代アーキテクチャ マトリクス構造 超並列プロセッサ", RENESAS EDGE, 2006.05 vol.13
 http://resource.renesas.com/lib/jpn/edge/13/index.html
==========
[06/02/10]
"マトリックス型の超並列プロセッサを開発
 - 200MHz動作で40GOPSの処理性能を実現した低消費電力プロセッサ -", 2006年2月9日
 http://japan.renesas.com/fmwk.jsp?cnt=press_release20060209.htm&fp=/company_info/news_and_events/press_releases
 "株式会社ルネサス テクノロジ (本社: 東京都千代田区、社長&CEO 伊藤 達)は、このたび、
  画像や音声のマルチメディアデータ処理に適したマトリックス型の超並列プロセッサを開発しました。
  新構造のプロセッサは、2048個の演算器と1MビットのSRAMを密結合した超並列の
  プログラマブルデバイス(注1)で、200MHz動作で40GOPS (Giga Operations Per Second)の
  処理性能を実現することを確認しました。
   本成果は、2月5日から米国サンフランシスコで開催される国際固体素子回路会議
  「2006 IEEE International Solid-State Circuits Conference (ISSCC)」において発表致しました。"

 "<技術の内容>
  このような背景から、当社は、専用論理回路並みの処理性能をもつプログラマブルデバイスを
  目標として、DSPやMIMD型プロセッサとは異なるメモリ技術をベースにしたマトリックス型プロセッサを
  開発しました。
   新構造のプロセッサは、細粒度SIMD (Single Instruction Multiple Data)型の超並列
  プログラマブルデバイスで、構造概略は下記のとおりです。

   1. 基本構成: 2ビットの演算器(PE: Processing Elements)とデータレジスタとして割り当てる
     512ビットのSRAM
   2. 2048個のPEと合計1MビットのSRAM、並びにPE間のそれぞれを密結合"

第一印象は CM-2・・・
『サーバー』 ジャンルのランキング
コメント   この記事についてブログを書く
この記事をはてなブックマークに追加
« BlueArcが Titanの新モデル発... | トップ | Power Mgmt Enterprise Stora... »
最近の画像もっと見る

コメントを投稿

ブログ作成者から承認されるまでコメントは反映されません。

SuperComputer」カテゴリの最新記事